-
Notifications
You must be signed in to change notification settings - Fork 0
Ini
| ⎠ïļ Home | Navegar por los circuitos | Next âĄïļ |
|---|
- FICHA: Conceptos iniciales
- Descargas
- Elementos primitivos
- AlimentaciÃģn
- ImplementaciÃģn de los bits constantes 0 y 1
- DefiniciÃģn de circuito
- Resumen de conceptos
- Listado de circuitos
- Enlaces
- Autor
- Licencia
Los circuitos digitales, por muy complejos que sean, sÃģlo estÃĄn formados por 4 elementos primitivos. Cada uno de estos elementos tiene una misiÃģn especÃfica: manipular y combinar bits, transportar bits, almacenar bits, y generar bits constantes
| Elemento primitivo | Bloque Icestudio | ColecciÃģn | DescripciÃģn |
|---|---|---|---|
| Bits | Bit-0, Bit-1 | iceK | GeneraciÃģn de los bits constantes 0 y 1 |
| Cables | ------ | ----- | Transportar bits |
| Puertas lÃģgicas | AND, OR, NOT | iceGates | Combinar y manipular bits |
| Biestables | Sys-DFF | iceFF | Almacenar un bit |
Combinando estos elementos primitivos siguiendo unas reglas obtenemos circuitos digitales cada vez mÃĄs complejos
Los circuitos digitales realizan las operaciones de transporte, manipulaciÃģn y almacenamiento de bits. Cuando dibujamos los esquemas nos centramos sÃģlo en estas operaciones
Para que funcionen necesitamos incluir dos seÃąales de entrada cuya misiÃģn es alimentar el circuito. Las denominamos VCC y GND
- VCC: Es la tensiÃģn positiva. TÃpicamente 5v Ãģ 3.3v
- GND: Es la referencia de tensiÃģn (o negativo). TambiÃĐn se suele denominar masa
Cuando dibujamos circuitos digitales NUNCA se incluyen las seÃąales de alimentaciÃģn. SÃģlo se dibujan los caminos por los que circulan los bits, y los elementos que atraviesan
El bit 1 es la representaciÃģn de la tensiÃģn positiva (VCC) y el bit 0 el de la negativa (GND). Es decir, que en realidad, los bits constantes son tensiones
El bit 1 se implementa en la FPGA tirando un cable desde VCC hasta la salida del bloque Bit-1. El bit 0 se implementa tirando un cable desde GND a la salida del bloque Bit-0
En nuestros circuitos digitales los vemos como bloques que generan los bits 1 y 0, pero en realidad son CABLES
Esto es importante porque al ser cables consumen muy pocos recursos de la FPGA
Consideraremos que una serie de elementos primitivos interconectados es un circuito digital vÃĄlido si estas conexiones se hacen siguiendo unas reglas determinas y ademÃĄs hay al menos un pin de salida
Asà pues, TODOS nuestros circuitos al menos tiene un pin de salida. Si no tuviesen ningÚn pin de salida los consideramos circuitos NO VÃLIDOS
Los pines de entrada al circuito son OPCIONALES. No influyen en si el circuito es vÃĄlido o no
- Elementos primitivos: Son nuestros axiomas. A partir de los que construiremos el resto de circuitos
- Circuito: CombinaciÃģn de elementos primitivos, con al menos un pin de salida
- Pin de salida: Pata de la FPGA por donde sale la informaciÃģn al exterior
En las siguientes pÃĄginas de la wiki iremos mostrando diferentes circuitos, comenzando por los circuitos mÃĄs bÃĄsicos. La documentaciÃģn y los enlaces son incrementales. Cada vez que aparezca un concepto nuevo se explicarÃĄ y se darÃĄn los enlaces correspondientes. Pero una vez que ya ha aparecido no se volverÃĄ a explicar. De esta forma, en cada circuito sÃģlo se explican los conceptos nuevos que introduce, dando por supuestos todo los conceptos en los que se basa, explicados en circuitos anteriores
Vamos a continuar nuestro viaje. Es el momento de hacer el circuito Hola mundo: ax-bit1
| CONTINUA POR AQUÃ |
|---|
- iceK. ColecciÃģn de Icestudio con constantes. Contiene los elementos primitivos Bit-0 y Bit-1
- iceGates. ColecciÃģn de Icestudio con puertas lÃģgicas. Contiene los elementos primitivos AND, OR y NOT
- iceFF. ColecciÃģn de Icestudio con Biestables. Contiene el elemento primitivo sys-DFF
- Proyecto Russell: Cimientos de los circuitos digitales. Reglas de construcciÃģn de circuitos digitales
- Juan GonzÃĄlez-GÃģmez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basicðĄ
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basicðĄ
- concat-sreg2-sreg2
- sreg-04-sys-sr-basicðĄ
- unary-iiðĩ
- unary-iii
- unary-nðī
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-waitðĩ
- unary-ii-wait2ðĩ
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3ðĩ
- unary-mod4
- unary-modn
- unary-mod2ðĩ
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2ðĄ
- 1hot-iiðĩ
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0ðĄ
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2ð§
ð§ TODO ð§
- ðĄ: Nuevo bloque introducido
- ðĩ: Circuito importante
- ðī: PresentaciÃģn de limitaciones y retos a superar