-
Notifications
You must be signed in to change notification settings - Fork 0
and1
Juan Gonzalez-Gomez edited this page Jun 29, 2025
·
4 revisions
| ⎠ïļ Prev | Navegar por los circuitos | Next âĄïļ |
|---|
- Ficha: Principio de la AND transparente
- Descargas
- DescripciÃģn
- Circuito real
- Circuito LEDBTN
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Este circuito se comporta exactamente igual que input. Se trata de una puerta AND de habilitaciÃģn. Como por una de sus entradas se recibe el valor 1, la puerta estÃĄ habilitada indefinidamente, conectando la otra entrada directamente con la salida
Sin embargo, como la entrada de enable estÃĄ a 1 indefinidamente, se aplica el principio de simplificaciÃģn y el sintetizador sustituye esta puerta por un cable. La puerta AND desaparece, y no consume recursos
Debido al principio de simplificaciÃģn el circuito real que se implementa en la FPGA es el siguiente:
Es decir, el circuito input
Este circuito es la tercera implementaciÃģn del circuito LEDBTN, que controla un LED con el pulsador
| Recurso | Cantidad | MÃĄximo | Descripcioin |
|---|---|---|---|
| LC | 1 | 7680 | Celdas lÃģgicas |
| IO | 2 | 256 | Bloques de E/S |
- Principio de la AND transparente: Si una puerta AND tiene una de sus entradas conectada a un bit constante (bit-1), el sintentizador la sustituye por un cable, por lo que la AND desaparece
- iceGates: ColecciÃģn de Icestudio con puertas lÃģgicas
- Juan GonzÃĄlez-GÃģmez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basicðĄ
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basicðĄ
- concat-sreg2-sreg2
- sreg-04-sys-sr-basicðĄ
- unary-iiðĩ
- unary-iii
- unary-nðī
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-waitðĩ
- unary-ii-wait2ðĩ
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3ðĩ
- unary-mod4
- unary-modn
- unary-mod2ðĩ
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2ðĄ
- 1hot-iiðĩ
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0ðĄ
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2ð§
ð§ TODO ð§
- ðĄ: Nuevo bloque introducido
- ðĩ: Circuito importante
- ðī: PresentaciÃģn de limitaciones y retos a superar