clk
| ⎠ïļ Prev | Navegar por los circuitos | Next âĄïļ |
|---|
- Ficha: Reloj del sistema
- Descargas
- DescripciÃģn
- El reloj del sistema
- Circuitos sÃncronos
- Cronograma
- Circuito LEDON-INF
- MediciÃģn con el analizador lÃģgico
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Circuito de acceso al reloj del sistema. La seÃąal del reloj es exterior a la FPGA, y llega a travÃĐs de un pin de entrada que en Icestudio se llama CLK
Esta seÃąal de reloj se lleva a travÃĐs de un cable a los elementos que lo necesiten. En este primer circuito de ejemplo, la seÃąal de reloj se saca directamente al pin de salida D0, donde la visualizamos a travÃĐs de un LED
Como la frecuencia del reloj es alta, nuestros ojos no aprecian ningÚn parpadeo, sino que simplemente ven el LED encendido, aunque con una intensidad menor que cuando se enciende con el circuito ax-bit1
Dado que este circuito es un Único cable que une directamente un pin de entrada con otro de salida, es equivalente al circuito input, pero cambiando el pin de entrada SW1 por CLK
Todos los elementos secuenciales tienen una entrada de reloj, que estÃĄ marcada con el sÃmbolo >. El reloj del sistema es una seÃąal de frecuencia fija que proviene del exterior, y que se mete en la FPGA. Esta seÃąal, dentro de nuestros diseÃąos, se conecta normalmente a la etiqueta clk y a travÃĐs de ella se realizan las conexiones a las entradas de reloj del resto de elementos secuenciales de nuestro diseÃąo
TÃpicamente en Icestudio esta etiqueta se nombra como clk (aunque se podrÃa poner cualquier otro nombre) y se cambia su color a un amarillo-verdoso para distinguirlo del resto de etiquetas, ya que la seÃąal de reloj es especial y muy importante
El reloj del sistema es una seÃąal cuadrada de frecuencia fija. Se divide en periodos de igual duraciÃģn T. Dentro de cada ciclo la seÃąal estÃĄ un tiempo T/2 a nivel alto y T/2 a nivel bajo
Cuando la seÃąal pasa de nivel bajo a nivel alto lo denominamos flanco de subida, y cuando cambia del nivel alto al bajo flanco de bajada
Cada vez que se repite al seÃąal, comienza un nuevo ciclo. Para nosotros un ciclo comienza con el flanco de subida, luego llega un flanco de bajada y finalmente un nuevo flanco de subida, donde comienza el siguiente ciclo
El periodo lo definimos como el tiempo que transcurre entre dos flancos de subida, y la frecuencia como su inversa (en hz)
La frecuencia del reloj del sistema depende de cada placa. En el caso de la Alhambra-II su valor es de 12MHZ, y el periodo de 83.3ns
La seÃąal de reloj es la que permite que nuestros circuitos tengan nociÃģn del tiempo. Con esa seÃąal podemos distinguir el presente de lo que ha ocurrido en el pasado
Todos los diseÃąos que vamos a realizar en la FPGA son circuitos sÃncronos. Esto significa que todos los elementos secuenciales se conectan a la Misma seÃąal de reloj. Esta seÃąal que gobierna a todos nuestros componentes es el reloj del sistema
En los circuitos sÃncronos, por tanto, los bits se mueven entre los elementos secuenciales a la vez, de manera sÃncrona. Hay una Única seÃąal de reloj que lo gobierna todo
Por eso, en todos nuestros diseÃąos, leemos la seÃąal de reloj a travÃĐs de una etiqueta, y esta misma etiqueta es la que usamos para conectarla a TODOS los elementos secuenciales, sin excepciones
En el cronograma mostrado en la lÃĄmisa se muestran 8 ciclos de reloj, y la forma que tiene el reloj del sistema
Este circuito es la sexta implementaciÃģn de LEDON-INF: el circuito que mantiene encendido un LED indefinidamente. Aunque en esta versiÃģn el LED luce menos
Este es el primer circuito en el que tomaremos medidas. Sabemos que la seÃąal de reloj estÃĄ presente, porque la conectamos a un LED y ÃĐste se enciende... pero no sabemos su frecuencia. Ni tampoco podemos distinguir con los ojos si realmente es una seÃąal cuadrada o una seÃąal constante a 1
Al tomar las medidas sabemos exactamente quÃĐ es lo que estÃĄ pasando. A partir de ahora no hay que creer la explicaciÃģn de un circuito, sino que la podemos medir por nosotros mismos y comprobar su funcionamiento empÃricamente
Para medir utilizamos un Analizador lÃģgico, como por ejemplo este de amazon que es compatible con el de saleae: Analizador lÃģgido en Amazon
Utilizamos dos cables hembra-hembra para la conexiÃģn entre el analizador y la Alhambra-II. Uno para GND y el otro para la salida del pin D0 de la FPGA. Este es el escenario:
En esta imagen se muestran los detalles de las conexiones en el conector del analizador:
En esta imagen se muestra el patillaje. En la parte superior estÃĄn los 4 canales pares: ch6, ch4, ch2 y ch0, y en la inferior los 4 canales impares: ch7, ch5, ch3 y ch1
Pare realizar las mediciones utilizamos el programa PulseView. La seÃąal clk sale por el pin D0 en cuanto se realiza su carga, y se mantiene hasta que se quite la alimentaciÃģn. Para capturarla siempre con la misma fase, configuramos el pulseView para que realice una captura en el flanco de subida
En esta imagen se muestra el resultado
Observamos la seÃąal de reloj clk. Para medirla utilizamos el decodificador timming.Comprobamos que tiene una frecuencia de 12MHZ (Periodo de 83.3ns)
Puedes encontrar mÃĄs informaciÃģn sobre el manejo del analizador en Videoblog: CapÃtulo 26: Probando el analizador lÃģgico compatible Saleae con la FPGA
Como este circuito es equivalente a input, consume los mismos recursos
| Recurso | Cantidad | MÃĄximo | Descripcioin |
|---|---|---|---|
| LC | 1 | 7680 | Celdas lÃģgicas |
| IO | 2 | 256 | Bloques de E/S |
- Reloj del sistema: SeÃąal cuadrada de frecuencia fija, que se genera fuera de la FPGA y que entra en ella a travÃĐs de un pin de entrada (clk)
-
Flanco de subida: TransiciÃģn de la seÃąal del reloj de nivel bajo (
0) a nivel alto (1) - Flanco de bajada: TransiciÃģn de la seÃąal del reloj del nivel alto al nivel bajo
- Frecuencia del sistema: Frecuencia del reloj del sistema. Para la Alhambra-II es de 12Mhz
- Periodo: Tiempo entre dos flancos de subida consecutivas en la seÃąal de reloj. Es el inverso de la frecuencia. En la Alhambra-II es de 83.3ns
- Semiperiodo: Tiempo entre un flanco de subida y uno de bajada consecutivos. Es el mismo que el que hay entre un flanco de bajada y otro de subida consecutivos
- Ciclos: Unidad que utilizamos para medir el tiempo en los circuitos
- Circuitos sÃncronos: Todos los elementos secuenciales estÃĄn governados por el reloj del sistema
- Juan GonzÃĄlez-GÃģmez (Obijuan)
