Skip to content

and0

Jump to bottom
Juan Gonzalez-Gomez edited this page Jun 29, 2025 · 5 revisions

Circuito 019-and0

⮅ïļ Prev Navegar por los circuitos Next ➡ïļ

Contenido

Ficha: SimplificaciÃģn de deshabilitaciÃģn

Descargas

DescripciÃģn

Este circuito deja apagado un LED indefinidamente, porque la puerta AND, al tener una entrada siempre a '0', su salida estÃĄ deshabilitada permanentemente. AdemÃĄs, debido a esto, se aplica el principio de simplificaciÃģn y el sintetizador sustituye la AND por el bit-0, de manera que el circuito es equivalente a bit-0

Circuito real

Debido al principio de simplificaciÃģn el circuito real que se implementa en la FPGA es el siguiente:

La salida estÃĄ siempre a 0, y la entrada se deja sin conectar (pero ocupa espacio: consume 1 bloque IO)

Circuito LEDOFF-INF

Este circuito es la tercera implementaciÃģn de LEDOFF-INF: el circuito que mantiene apagado un LED indefinidamente

Recursos

Recurso Cantidad MÃĄximo Descripcioin
LC 2 7680 Celdas lÃģgicas
IO 2 256 Bloques de E/S

Conceptos nuevos

No hay conceptos nuevos en este circuito. Es un ejemplo de la aplicaciÃģn del principio de simplificaciÃģn, adaptado a la puerta AND

Enlaces

  • iceK: ColecciÃģn para Icestudio. Constantes
  • iceGates: ColecciÃģn de Icestudio con puertas lÃģgicas

Autor

Licencia

HOME

ICESTUDIO

Circuitos

  1. Conceptos iniciales

Bits constantes y cables

  1. ax-bit1
  2. ax-bit0
  3. param-bitk
  4. input
  5. label
  6. paralell
  7. dup
  8. label-dup
  9. 3labels

Puerta NOT

  1. ax-not
  2. complementary
  3. not0
  4. not1
  5. notk
  6. notnot

Puerta AND

  1. ax-and
  2. enable
  3. intersection
  4. and0
  5. and1
  6. andk

Puerta OR

  1. ax-or
  2. union
  3. or0
  4. or1
  5. ork

Biestable D del sistema

  1. clk
  2. time0
  3. ax-sysdff
  4. sysclk-conn
  5. sysdff-ini
  6. 1sysdff1
  7. 0sysdff0
  8. 0sysdff1
  9. 1sysdff0-not
  10. delay1

Registros de desplazamiento

  1. shift
  2. shift-reg2
  3. sreg-02-sys-sr-basicðŸŸĄ
  4. sreg-concat-left
  5. sreg-concat-right
  6. concat-sysdff-sreg2
  7. concat-sreg2-sysdff
  8. sreg-03-sys-sr-basicðŸŸĄ
  9. concat-sreg2-sreg2
  10. sreg-04-sys-sr-basicðŸŸĄ

Contador unario

  1. unary-iiðŸ”ĩ
  2. unary-iii
  3. unary-nðŸ”ī
  4. unary-ii-timer
  5. unary-ii-timer-bmax
  6. unary-iii-timer
  7. sreg-unary-ii-timer
  8. sreg-unary-iii-timer
  9. unary-n-timer
  10. sreg-unary-n-timer
  11. unary-ii-waitðŸ”ĩ
  12. unary-ii-wait2ðŸ”ĩ
  13. unary-ii-wait2-simp
  14. unary-ii-rst
  15. unary-iii-rst
  16. unary-mod3ðŸ”ĩ
  17. unary-mod4
  18. unary-modn
  19. unary-mod2ðŸ”ĩ

Prescaler unario

  1. unary-prescaler1:2
  2. unary-prescaler1:2-ini
  3. unary-prescaler1:3
  4. unary-prescaler1:4
  5. unary-prescaler1:n
  6. heart-prescaler1:2ðŸŸĄ

Contador one-hot

  1. 1hot-iiðŸ”ĩ
  2. 1hot-iii
  3. 1hot-n
  4. 1hot-ii-timer
  5. 1hot-iii-timer
  6. zero-sreg-1hot-iii-timer
  7. tic0ðŸŸĄ
  8. tic0-sreg-1hot-iii-timer
  9. 1hot-n-timer
  10. 1hot-mod2🚧

🚧 TODO 🚧

Leyenda

  • ðŸŸĄ: Nuevo bloque introducido
  • ðŸ”ĩ: Circuito importante
  • ðŸ”ī: PresentaciÃģn de limitaciones y retos a superar

TODO

Clone this wiki locally