-
Notifications
You must be signed in to change notification settings - Fork 0
ork
| ⎠ïļ Prev | Navegar por los circuitos | Next âĄïļ |
|---|
- Ficha: Principio de simplificaciÃģn de la OR transparente/habilitaciÃģn
- Descargas
- DescripciÃģn
- Circuito real
- circuito LED-INF
- Circuito LEDBTN
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Se trata de un META-Circuito que se comporta de diferente manera segÚn el valor de la constante denominada modo. Cuando el modo es 1, la puerta OR estÃĄ habilitada por lo que sale un 1 por la salida. En este caso se comporta como el circuito ax-bit1, pero con una entrada desconectada
Cuando el modo es 0, la puerta OR es transparente y por tanto el circuito se comporta igual que input
MatemÃĄticamente lo podrÃamos describir asÃ:
- Modo=1: LED=1. LED siempre encendido
- Modo=0. LED=sw1. LED determinado por el estado del pulsador (Pulsado--> encendido, No pulsado--> apagado)
Este METAcircuito en realidad agrupa en uno sÃģlo estos dos circuitos: or0 y or1
Debido al principio de simplificaciÃģn, la puerta OR desaparece fÃsicamente, y los circuitos reales implementados dependen del valor de la constante modo
Esto es lo que ocurre cuando el modo es 1:
Y esto cuando el modo es 0:
Cuando el modo es 1, este circuito es la sexta implementaciÃģn de LED-INF
Cuando el modo es 0, este circuito es la sexta implementaciÃģn de LEDBTN
En ambos modos los recursos ocupados son los mismos:
| Recurso | Cantidad | MÃĄximo | Descripcioin |
|---|---|---|---|
| LC | 1 | 7680 | Celdas lÃģgicas |
| IO | 2 | 256 | Bloques de E/S |
No hay conceptos nuevos en este circuito. Es un ejemplo de la aplicaciÃģn de los principio de simplificaciÃģn de la puerta OR
- iceGates: ColecciÃģn de Icestudio con puertas lÃģgicas
- Juan GonzÃĄlez-GÃģmez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basicðĄ
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basicðĄ
- concat-sreg2-sreg2
- sreg-04-sys-sr-basicðĄ
- unary-iiðĩ
- unary-iii
- unary-nðī
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-waitðĩ
- unary-ii-wait2ðĩ
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3ðĩ
- unary-mod4
- unary-modn
- unary-mod2ðĩ
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2ðĄ
- 1hot-iiðĩ
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0ðĄ
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2ð§
ð§ TODO ð§
- ðĄ: Nuevo bloque introducido
- ðĩ: Circuito importante
- ðī: PresentaciÃģn de limitaciones y retos a superar