-
Notifications
You must be signed in to change notification settings - Fork 0
notnot
| ⎠ïļ Prev | Navegar por los circuitos | Next âĄïļ |
|---|
- Ficha: Principio de la doble negaciÃģn
- Descargas
- DescripciÃģn
- Principio de la doble NOT
- Circuito real
- Cronograma
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
- Circuito Icestudio: notnot.ice
- Ficha circuito: (SVG) (PDF) (PNG)
Este circuito es equivalente a input. Se controla el LED con un pulsador
Cuando el pulsador NO estÃĄ apretado, se recibe un 0 por la entrada. Al pasar por la primera NOT se convierte en un 1 y vuelve a convertirse a 0 al pasar por la segund puerta NOT, lo que mantiene el LED apagado. Cuando se aprieta el pulsador ocurre lo mismo pero con el bit '1'. Primero se recibe un '1', que pasa '0' a travÃĐs de la primera NOT, luego se transforma de nuevo en '1' al atravesar la segunda y esto hace que el LED se encienda
MatemÃĄticamente, si llamamos a al bit de entrada que llega del pulsador, podemos describir el circuito con la ecuaciÃģn
En lÃģgica de circuito, describimos esta propiedad como
Si en un circuito tenemos dos puertas NOT en serie, el sintetizador las elimina y las sustituye por un cable
En este circuito se cumplen las premisas del principio de la doble NOT, por lo que el circuito real es un cable que une la entrada con la salida. Es decir, que el circuito real es input
Este circuito es la segunda implementaciÃģn del circuito LEDBTN, que controla un LED con el pulsador
El cronograma es el mismo que el del circuito input
| Recurso | Cantidad | MÃĄximo | Descripcioin |
|---|---|---|---|
| LC | 1 | 7680 | Celdas lÃģgicas |
| IO | 2 | 256 | Bloques de E/S |
- Principio de la doble NOT: Dos puertas NOT en serie se sustituyen por un cable
- iceGates: ColecciÃģn de Icestudio con puertas lÃģgicas
- Juan GonzÃĄlez-GÃģmez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basicðĄ
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basicðĄ
- concat-sreg2-sreg2
- sreg-04-sys-sr-basicðĄ
- unary-iiðĩ
- unary-iii
- unary-nðī
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-waitðĩ
- unary-ii-wait2ðĩ
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3ðĩ
- unary-mod4
- unary-modn
- unary-mod2ðĩ
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2ðĄ
- 1hot-iiðĩ
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0ðĄ
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2ð§
ð§ TODO ð§
- ðĄ: Nuevo bloque introducido
- ðĩ: Circuito importante
- ðī: PresentaciÃģn de limitaciones y retos a superar