-
Notifications
You must be signed in to change notification settings - Fork 0
or0
Juan Gonzalez-Gomez edited this page Jun 29, 2025
·
4 revisions
| ⎠ïļ Prev | Navegar por los circuitos | Next âĄïļ |
|---|
- SimplificaciÃģn de OR transparente
- Descargas
- DescripciÃģn
- Circuito real
- Circuito LEDBTN
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Este circuito es equivalente a input. Al apretar el pulsador se enciende el LED, y al soltarse se apaga. Como la puerta OR tiene una entrada constante a 0, sabemos que "algo mÃĄs 0 es algo", por lo que la salida es siempre igual a la entrada. El circuito se comporta como un cable
Pero debido al principio de simplificaciÃģn, el sintetizador elimina esta OR y la sustituye directamente por un cable, por lo que el circuito es exactamente el mismo que input
Debido al principio de simplificaciÃģn el circuito real que se implementa en la FPGA es el siguiente:
La salida estÃĄ directamente conectada a la entrada
Este circuito es la quinta implementaciÃģn de LEDBTN: el circuito que permite controlar un LED mediante un pulsador
| Recurso | Cantidad | MÃĄximo | Descripcioin |
|---|---|---|---|
| LC | 1 | 7680 | Celdas lÃģgicas |
| IO | 2 | 256 | Bloques de E/S |
- Principio de la OR transparente: Si una puerta OR tiene una de sus entradas conectada a un bit constante (bit-0), el sintentizador la sustituye por un cable, por lo que la OR desaparece
- Juan GonzÃĄlez-GÃģmez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basicðĄ
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basicðĄ
- concat-sreg2-sreg2
- sreg-04-sys-sr-basicðĄ
- unary-iiðĩ
- unary-iii
- unary-nðī
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-waitðĩ
- unary-ii-wait2ðĩ
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3ðĩ
- unary-mod4
- unary-modn
- unary-mod2ðĩ
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2ðĄ
- 1hot-iiðĩ
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0ðĄ
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2ð§
ð§ TODO ð§
- ðĄ: Nuevo bloque introducido
- ðĩ: Circuito importante
- ðī: PresentaciÃģn de limitaciones y retos a superar