Regla I: Entradas
- Regla I: El circuito de entrada I es un circuito vÃĄlido
- DescripciÃģn: Circuito que saca el valor de su entrada I, todo el tiempo
- NotaciÃģn formal: I
- RepresentaciÃģn grÃĄfica del circuito:
- Circuito de pruebas: Al cargarlo en la FPGA se saca por el LED0 el estado del pulsador SW1. Por tanto, se controla el estado del LED0 con el pulsador Fichero: id.ice
Esta es la descripciÃģn del escenario de pruebas:
En este vÃdeo se muestra el funcionamiento al probarlo en la placa Alhambra II:
