【物理×投資 HBM編 vol.4】NVIDIAが1枚もGPUを出荷できなくなる日──TSMCのCoWoSという"見えない独占"
Tech × 物理 × 投資 ── 原理を知る者だけが見える「本当の堀」
📌 シリーズ「HBMの物理と投資」vol.4
このシリーズでは、AI半導体の「見えない独占インフラ」であるHBMを、物理の原理から全8回で解説している。
vol.3では、HBMの核心技術TSVが「応力・抵抗・容量」の三重制約を同時に解決する極難技術であり、歩留まりの掛け算が参入障壁そのものであることを示した。
今回は、積み上げたHBMタワーをGPUに「繋ぐ」技術──CoWoSに踏み込む。NVIDIAの株価が上がるとき、TSMCも上がる理由が、物理から説明できるようになる。
→ vol.1：「NVIDIAを買えばいい」はもう終わった
→ vol.2：RC遅延──なぜデータは速く届かないのか
→ vol.3：HBMの物理──なぜ「縦に積む」しかなかったのか
はじめから読みたい方はこちら
vol.1👇👇👇
精密な「土台」が必要な理由
HBMチップを縦に積み上げただけでは、まだ使えない。このHBMの「タワー」をGPUチップと繋がなければ、データは流れない。
普通に考えれば、GPUとHBMタワーを基板の上に並べて配線すればよさそうだ。実際、GDDRではそうしている。
だが、HBMではこれが物理的に不可能だ。
理由は「精度」にある。
HBMとGPUを繋ぐには、マイクロバンプと呼ばれる直径20〜40マイクロメートルの極小の半田の突起を、数千個使う。1つのHBMスタックにつき数千個だ。
通常のプリント基板（有機基板）で作れる配線の間隔は、最先端でも約0.1mm程度が限界となっているのに対し、HBMに求められるのはさらに1/100程度細かい世界だ。
ペラペラの新聞紙の上に、0.1mmの点を正確に並べて打とうとするようなイメージだ。紙は柔らかく、繊維も粗い。インクはにじみ、狙った位置に正確に止まらない。
有機基板も同じだ。材料が柔らかく、寸法のばらつきも大きいため、HBMが要求する超高精度な位置合わせには耐えられない。
では、どうするのか？
答えはシンプル。
シリコンそのものを土台にする。
シリコンは硬く、寸法安定性が高く、ナノメートルレベルの精度で加工できる。シリコンを基板として使えば、HBMの超微細ピッチにも正確に対応できる。だから最先端GPUでは、有機基板の上にHBMを載せるのではなく、シリコンインターポーザーと呼ばれる土台上に載せる構造が採用されているのだ。
シリコンインターポーザとCoWoS
シリコン（半導体の基本素材）は、半導体製造プロセスで原子レベルに近い精度で加工できる。
このシリコンでインターポーザという座布団を作り、その上にGPUとHBMタワーを「隣に並べて」搭載する。
GPUとHBMは、このシリコンインターポーザの上で隣り合い、数千本のマイクロバンプで接続される。インターポーザの内部には極めて精密な配線が走っており、これがGPUとHBMの間のデータの通り道になる。
TSMCはこの技術パッケージを「CoWoS（Chip on Wafer on Substrate）」と呼んでいる。
CoWoSの本当の難しさ──「熱」との戦い
「シリコンの土台にチップを並べる高級な技術」──CoWoSはこう説明されることが多い。だが、投資家として最も重要な理解は別のところにある。
CoWoSの最大の難しさは「熱」だ。
B200の消費電力は1,000Wを超える。前世代のH100の700Wから大幅に増加した。これは電子レンジ1台を超える熱量だ。しかもGPUチップの面積はたった数平方センチメートルしかない。狭い面積に電子レンジを超える熱が集中する。
CoWoSパッケージの中には、GPUシリコン、HBMシリコン、インターポーザシリコン、有機基板があり、これらはそれぞれ微妙に異なる熱膨張率を持つ。温度が変化するたびに、それぞれが微妙に違う量だけ膨張・収縮し、接合部に「ズレようとする力」がかかる。
vol.3でTSVの「応力」問題を説明したが、CoWoSではそれがパッケージ全体で起きるのだ。
このズレを、数百万回の温度変化のサイクルにわたって許容範囲内に収め続ける──そのための設計ノウハウは、一朝一夕に身につくものではない。
TSMCがCoWoSの生産を急拡大できない最大の理由は、この熱設計の知見を量産ラインに行き渡らせるのに時間がかかるからだ。
NVIDIA単独ではAIチップは作れない
ここで重要な投資の視点が生まれる。
NVIDIAはB200を作れない。TSMCがいなければ。
GPUチップの設計はNVIDIAが行うが、チップの製造（TSMC 4NPプロセス）とCoWoSパッケージングはTSMCが担う。B200は208億トランジスタをデュアルダイ構成で搭載し、192GBのHBM3Eを一つのパッケージにまとめるという超大型パッケージだ。この最終工程を押さえているのが、TSMCだ。
2024〜2025年にかけて「Blackwellが足りない」と言われたとき、ボトルネックの一つがCoWoS生産能力だった。NVIDIAがどれだけ受注を積み上げても、TSMCのCoWoSラインが詰まれば出荷できない。2026年2月にようやくB200とGB200のフルスケール量産が始まったのも、TSMCのアリゾナFab 21での歩留まり向上が大きかった。
NVIDIAの株価が上がるとき、TSMCも上がる理由が物理から説明できる。 両社は単なる顧客と下請けの関係ではなく、物理的に一体化したバリューチェーンを形成している。
この構造は、EUVにおけるASMLとカール・ツァイスの関係に酷似している。ASMLがEUV装置を1台売るたびに、カール・ツァイスのミラーも、トルンプのレーザーも売れる。NVIDIAがGPUを1基出荷するたびに、TSMCのCoWoSと、SK hynixのHBMが必ず一緒に動く。
「装置メーカーの株を買う」のではなく「サプライチェーンの要衝を押さえる」──この投資の構造を理解できるかどうかが、リターンを分ける。
vol.4 まとめ
HBMタワーをGPUに繋ぐには、有機基板では精度が足りない。シリコンインターポーザを使うCoWoS技術が必須であり、これをTSMCが独占的に供給している。CoWoSの最大の困難は「熱」──異なる熱膨張率を持つ材料の接合部を、数百万回の温度サイクルに耐えさせるノウハウだ。
NVIDIAの株が上がるとき、TSMCも上がる。この連動は偶然ではなく、物理的な必然だ。
次回vol.5では、「HBMの価格はなぜ下がらないのか」を解説する。半導体は通常、時間が経てば価格が下がる。しかしHBMには、物理的にコモディティ化しにくい構造がある。投資家にとって極めて重要な論点だ。
📖 CoWoSとASML──「見えないインフラ」の共通構造
TSMCのCoWoSは、NVIDIAの全AIチップが依存する「見えないインフラ」だ。
EUV露光装置におけるASMLのポジションと構造が同じである。 ASML装置の部品点数は10万点。総重量180トン。すべてが真空環境下でnm精度の動作を行う。 この途方もないシステムインテグレーションのノウハウが、ASMLのMoatの核だ。
そしてASMLのMoatはさらに深い──EUVでは「レンズ」が物理的に存在しない。 この事実が何を意味するのか、原理から解説した有料記事はこちら👇
─ NVIDIAのB200が1,000W超を消費するということは、データセンターの電力需要は爆発的に増える。
この電力の渇望に物理的に最も筋の良い回答が核融合だ。 クーロン障壁からサプライチェーンまで、物理で読み解く核融合投資👇
── 物理を知る投資家は、強い。──
