低功耗可穿戴与植入式设备设计

Review未来可穿戴和植入式设备的低功耗设计

1. 引言

当今电路设计面临的主要挑战之一是降低电子电路的功耗。随着对更高计算能力的需求不断增长，为了在芯片中实现更高的元件密度，亚微米和纳米级晶体管得以发展。然而，由于尺寸不断缩小，短沟道效应（SCE）和工艺变化等问题正在限制电路的可靠性。此外，硅中日益增加的电流密度也给制造商带来挑战，因为功耗产生的过多热量会降低电路的可靠性和电路寿命。这一问题在纳米级晶体管中变得愈发严重，因为不仅在更小区域集成更多晶体管会导致功率密度增加，晶体管的漏电功耗也正变得与动态功耗，这意味着大量消耗的功率仅浪费在热量产生上[1]。这可以通过进一步研究散热与封装来避免电路过热；然而，这是一种昂贵且时间有限的解决方案，因此本文探讨了普遍降低系统整体功耗的方法。

自从物联网 (IoT) 革命以来，人们开始致力于使智能手机、智能手表、平板电脑等设备更加小型化，同时提升其计算能力。而随着近年来对生物纳米物联网络 (IoBNT)[2],的兴趣增加，研究重点已不仅限于提高计算能力，还扩展到开发极为紧凑的超低功耗设计，从而使小型传感器和执行器能够脱离有线数据连接和外部电源独立运行。特别是对于植入式传感器而言，尺寸限制对生物相容性至关重要，因此通常无法选择为植入设备附加大体积电池。相反，它们将通过从周围环境收集能量来获取能量。这一方向在医疗领域尤其具有吸引力，目前大量研究集中在用于监测人体生理反应的植入式设备和其他可穿戴设备上。此外，运动器材市场也已十分庞大，生产了多种用于监测运动员身体状态的生物传感器。

这一发展在器件级别、电路、系统与应用等多个方面都呼唤着新技术的出现。为了持续开发更高效的能效系统，必须采用器件‐电路协同设计技术。如前所述，组件尺寸缩小可以实现更加紧凑型设计，然而为应对日益严峻的挑战，已提出诸如多栅场效应晶体管 (MuGFETs)、碳纳米管场效应晶体管 (CNT‐FET)、自旋场效应晶体管 (Spin‐FET) 等新型器件。

在本文中，我们将重点介绍FinFET器件作为最有前景的替代方案，并解释在低功耗区域下提高数字与模拟领域电路效率的最新策略。此外，我们将描述降低包含数字、模拟和存储模块的设计功耗的技术。最后，将介绍常用的能量收集方法，并探讨利用能量收集技术为整个低功耗系统供电的可能性。本文其余部分组织如下：第2章和第3章描述了数字与模拟领域的设计技术和挑战，包括对互补金属氧化物半导体和FinFET器件特性的讨论，以及关于存储器和放大器等基本模块的内容。在第4章中，详细说明了自供电无电池无线接口设备 (WID) 的现有能量收集技术。第5章给出结论。

2. 低功耗数字电路设计

为了最小化数字电路的功耗，我们首先考虑功耗的三个不同来源：待机电流、短路电流和动态电流。待机电流是持续在电源轨之间流动的直流电流，主要归因于晶体管的漏电流。短路电流是在上拉和下拉晶体管同时导通时电源轨之间的直流电流，而动态电流是在逻辑变化期间对电容负载进行充放电的电流。数字功耗可表示如下。

$$ P_{Digital} = V_{DD}I_{Leak} \quad \text{（待机功耗）} + C_{sc}V_{DD}^2f_{clk} \quad \text{（短路功耗）} + \frac{1}{2} C_LV_{DD}^2f_{clk}E_{SW} \quad \text{（动态功耗）}, $$

其中，电源电压、电容负载和时钟频率分别由$V_{DD}$、$C_L$和$f_{clk}$表示。此外，$I_{Leak}$、$C_{sc}$和$E_{SW}$分别为漏电流、等效短路电容和开关活动性[3]。

根据公式（1），通过降低电源电压、频率和电容负载，可以实现功耗的降低。可以通过使用较少的扇出门、更小的晶体管以及更少且更短的导线来减小电容负载。然而，使用更小的晶体管会降低栅极的驱动能力，导致性能下降。与降低电容类似，频率缩放可以在牺牲速度的前提下实现更低的降功低耗电。容和频率可线性减少短路功耗和动态功耗，但对待机功耗没有影响。而电源电压缩放则能提供最有效的功耗降低，这主要归因于其与动态功耗和短路功耗之间的平方关系。然而，与电容和频率类似，电源电压缩放会降低电路性能，特别是导致速度下降。为应对这一挑战，可通过调整晶体管的阈值电压（$V_{th}$）来提高设备的驱动能力。因此，$V_{th}$的降低使我们能够在不牺牲速度的前提下降低电源电压。然而，这种方法会导致亚阈值漏电流增加，并增大对工艺变化的敏感性。在工艺变化加剧的缩放工艺节点中，降低阈值电压不再被视为降低功耗的有效方法。

2.1. 电路技术

除了上述技术外，还有其他设计策略可用于降低数字集成电路中的功耗。动态和传输管逻辑被提出以替代传统的静态数字电路。动态逻辑依赖于将信号值临时存储在高阻抗电路节点的电容上，而静态逻辑则是通过上拉或下拉网络将输出连接到某一个电源轨。动态逻辑的主要优点是速度更高、由于晶体管数量较少而面积更小，并且具有非常低的短路功耗。然而，芯片中每个预充电晶体管都必须由时钟信号驱动，从而导致时钟分配网络和驱动电路带来较大的开销。与动态逻辑类似，传输管逻辑减少了晶体管的数量，从而降低了来自器件的电容负载。然而，在这种电路中，NMOS和PMOS晶体管分别无法有效传递高电平和低电平输入信号。这种缺陷可能会增加下一级电路的待机功耗。

除了电路级节能技术外，还在架构和系统级提出了许多功率最小化技术[4–7]。例如，非活动电路可能会被自动关闭以节省功率，或电源提供的部分能量可循环回电源，或由于时钟网络消耗的高功率而切断对空闲模块的时钟馈送等。

2.2. 设备尺寸缩小

降低数字电路整体功耗的另一种方法是将CMOS技术缩放至纳米级器件尺寸，从而减小电容和电源电压。尽管CMOS技术的微型化已提升了数字电路在速度、功耗和面积等方面的性能，但进一步缩放到亚22nm面临挑战，原因在于工艺变化、短沟道效应和漏电流（如亚阈值漏电和栅极漏电流）日益加剧。短沟道效应源于沟道中电子漂移特性的限制以及阈值电压变化，导致$I_{on}/I_{off}$下降和漏电流增加，从而引起更高的静态功耗。缓解短沟道效应的直接方法是减薄栅氧化层，然而氧化层厚度的减小会因隧穿效应导致栅极漏电流增大，进而造成更高的功耗和设备不可靠性。因此，已在体CMOS结构中引入新材料，包括高K栅介质、金属栅电极、低电阻源/漏和应变沟道，以提升缩放工艺节点下设备的性能。然而，这些改进伴随着晶体管可靠性下降和复杂的工艺步骤。为应对这些障碍，已提出多种候选技术以替代CMOS技术[8–13]。其中最具前景的器件之一是FinFET技术，相比其他同类器件，尤其是在亚22nm尺度下，其性能实现了显著提升。由于具备抑制亚阈值漏电等关键特性，

由于三维栅极结构对沟道的控制能力增强以及更好的可扩展性，鳍式场效应晶体管已成为超低功耗电子器件的主要候选之一。

体硅CMOS与鳍式场效应晶体管的性能对比

为了理解FinFET技术的优势，本节将14纳米FinFET晶体管与16纳米体硅CMOS晶体管进行比较。

在图1a中，您可以看到鳍式场效应晶体管的示意图，其沟道从三侧被栅极包围。这增强了对沟道的控制，降低了短沟道效应（SCEs），并由于全耗尽沟道消除了随机掺杂波动（RDF）的影响，从而减小了对工艺变化的敏感性[8]。该晶体管模型具有固定的尺寸：鳍宽（$W_{fin}$）、鳍高（$H_{fin}$）和等效栅介质厚度(EOT)，但栅极长度（$L_g$）可以从20纳米变化到40纳米。

图1。(a) 鳍式场效应晶体管结构。ID‐VGS特性：(b) 14纳米FinFET技术；以及(c) 16纳米体硅 CMOS技术。

为了仿真体硅CMOS，采用了预测技术模型(PTM) [14]晶体管的沟道长度为30 nm。体硅 CMOS晶体管的宽度为70 nm，几乎等于鳍式场效应晶体管的有效宽度($2H_{fin}+ W_{fin}$)（见表 1）。鳍式场效应晶体管和体硅CMOS设备的电源电压分别为0.75 V和0.7 V。

从电压扫描（如图1b,c所示）中提取并整理了FinFET和体硅CMOS设备的输入特性，结果列于表1和2中。结果表明，FinFET中的漏极感应势垒降低(DIBL)改善了1.9倍，从而因短沟道效应导致的阈值电压变化更小。由于FinFET器件中的漏电流对VGS的依赖性更大，其亚阈值摆幅(SS)比体硅 CMOS晶体管低28%。此外，与体硅CMOS相比，FinFET的驱动能力和$I_{on}/I_{off}$显著提高。

表1 14纳米FinFET设备规格：单鳍FinFET器件，在$V_{DD}= 0.75 V$条件下（$L_g= 30$ nm，$W_{fin}= 10$ nm，$H_{fin}= 30$ nm，等效氧化层厚度(EOT) = 1.2 nm）。

表2. 16 nm体硅CMOS设备规格：体硅CMOS在$V_{DD}= 0.7 V$下（$L_g= 30$nm，金属栅极，高K和应变硅）。

2.3. 器件-电路协同设计

与CMOS技术相比，FinFET技术的主要优势在于，由于采用了包围沟道的三维栅极结构，从而实现了对沟道更好的控制能力，降低了短沟道效应（SCEs）。然而，使用FinFET技术进行电路设计的主要障碍是由于宽度量子化导致的设计灵活性降低[15]。为应对这一不利影响，需要采用器件‐电路协同设计技术[16]。其中一种器件是非对称掺杂（AD）FinFET，其源极和漏极的掺杂不同[13]。漏极和源极端掺杂的不对称性导致晶体管驱动能力的不对称性。这种不对称性可用于静态随机存取存储器（SRAM）以及逻辑电路，例如用于高性能处理器的高扇入动态门（如或门）。此类门电路的可靠性将显著受到亚阈值漏电的影响。而FinFET技术的应用反过来又因短沟道效应的改善，提高了高扇入门电路的噪声容限。此外，采用AD‐FinFET的高扇入电路可显著改善亚阈值电流。根据 AD‐FinFET的偏置情况，低‐$V_{th}$和高‐$V_{th}$晶体管可实现3.5×和 10×相较于仅对称FinFET，亚阈值电流得到改善，导通电流分别仅退化36%和7%。$I_{on}$。图 2展示了在8输入动态或门中使用 AD‐FinFET的情况。下拉网络采用高‐$V_{th}$实现，上拉网络采用低‐$V_{th}$晶体管实现，以最小化亚阈值电流，但会牺牲速度。此处下拉网络可采用低‐$V_{th}$ AD‐FinFET实现，仍可改善漏电功耗，且速度退化可忽略不计。

图2 用于（a）高速和（b）低功耗应用的8输入或门。

总之，所提出的AD‐鳍式场效应晶体管可用于数据路径设计，其中高$V_{th}$设备用于非关键路径，而低$V_{th}$ AD‐鳍式场效应晶体管用于关键路径，这类似于电路设计中多$V_{th}$技术的使用。见图 3。采用这种方法将显著改善漏电功耗，同时速度仅有可忽略的下降。

图3. 使用AD‐鳍式场效应晶体管的关键路径和非关键路径实现。

2.4. 基于鳍式场效应晶体管的静态随机存取存储器

通过探索SRAM单元，在电路级别评估了FinFET技术的效率。由于可穿戴和植入式电子设备对具有低漏电和高鲁棒性的更大容量片上存储器的需求，静态随机存取存储器阵列在其中发挥着重要作用。FinFET在低电源电压下的稳定工作能力使设计者能够在低功耗模式下实现低至中等频率的应用。

然而，在低电源电压（例如近阈值或亚阈值区域）下，工艺变化的增加会影响SRAM的所有功能，如读、写和保持裕度，从而降低了良率。为了提高SRAM单元在超低电源电压下的性能，已提出多种从器件级别[13]到电路[17–19]以及架构级别[20–24]的FinFET SRAM解决方案。然而，大多数这些架构在近/亚阈值区域尤其面临访问时间恶化的缺点。为缓解将电源电压缩放至亚阈值电压所带来的这些问题，作者提出了一种新型9T‐SRAM单元，该单元显著减少了访问时间，同时未降低读写操作性能 [25]。

图 4a 所示的标准 6T‐SRAM 单元由一个交叉耦合反相器锁存器和两个由字线（WL）信号控制的访问晶体管组成，用于写入和读取操作。由于亚阈值电流对晶体管阈值电压的指数依赖性， 6T‐SRAM 单元在非常低的电源电压下（即接近/亚阈值区）无法工作。[26]此外，由于 FinFET 器件的宽度量子化，晶体管尺寸设计的窗口被缩小。因此，仅考虑尺寸设计不足以实现在接近/亚阈值区的稳定操作。为了实现更可靠的读取操作，一种解决方案是在如图 4b 所示的 8T‐SRAM 单元中使用缓冲器和独立读位线（RBL）及字线（RWL）。由于读路径中堆叠的 n型FinFET 晶体管（即 M7和 M8），在低电压下有效过驱动电压降低，从而显著恶化了访问时间。这导致在亚阈值电压下发生读取失败。此外，标准 8T‐SRAM 单元的工作电源电压也受到访问时间的限制，而访问时间再次受到晶体管 M7和 M8驱动能力的限制。为解决与降低电源电压相关的问题，提出了一种 9T‐SRAM 单元，通过消除读路径中的堆叠结构，使访问时间改善了 40%。

在9T‐SRAM单元（见图4c[25]）中，反相读字线（RWLC）被施加到p型FinFET晶体管（M7）的栅极，该晶体管作为开关，用于将存储节点连接到晶体管M9的栅极。当存储的数据为“1”时， M9导通，位线电容通过晶体管M9放电。当数据为“0”时，晶体管M9保持关断状态，位线电压的变化取决于晶体管M9的关断电流。此外，M8用于确保当RWL为“0”时，M9保持关断。

图4.(a) 的 6T‐静态随机存取存储器单元；(b) 8T‐SRAM单元；以及(c) 9T ‐SRAM单元。

在读周期期间，所提出电路的性能直接取决于M9栅极上存储的电压。在读操作期间，该节点处的寄生电容可以快速充电。这通过晶体管M7以及交叉耦合反相器中的上拉晶体管（M3）来实现。当存储的数据为“0”时，由于该节点处的寄生电容在保持状态期间已放电，M9的栅极电压保持为“0”。

在此单元中，RBL在保持模式下无法预充电至$V_{DD}$，因为在读路径中使用单个n型FinFET晶体管会导致漏电流显著增加。因此，在SRAM架构中，RBL在保持和写模式期间被放电至地，以降低漏电流。

然而，在读周期开始时，RBL上的电压需要处于$V_{DD}$。为此，采用如图5a所示的技术，该技术可以在不影响访问时间的前提下减少读路径晶体管M9的漏电流。所提技术的时序如图5b所示。通过使用该技术，在保持模式期间，RBL通过一个n型FinFET晶体管（MP）保持放电状态，而电容（CR）—— 该电容可在所有位线之间共享——则通过一个p型FinFET晶体管（MC）进行充电。在列选(CS)信号有效后，生成使能信号(EN)，该信号将电容连接到位线。在EN信号有效后，CR立即与位线电容共享电荷，然后在等于3个反相器延迟（tde）的延迟后断开与位线的连接。随后，RWL被激活，RBL在生成RWLC信号所需的延迟（tdr）之后被放电或保持其电荷。该延迟等于一个反相器延迟（在$V_{DD}= 0.27 V$下为60 ns）。

为了展示9T‐SRAM单元相较于6T和8T单元的效率，通过使用1000个样本的蒙特卡洛仿真，研究了这些单元在工艺变化和器件失配存在情况下的性能。所提出的单元采用14纳米FinFET技术实现。

针对14纳米FinFET技术的蒙特卡洛仿真包含了$L_g$、$W_{fin}$、$H_{fin}$、EOT以及栅极功函数的变化。对于所有的$L_g$、$W_{fin}$、$H_{fin}$和EOT，其 3σ值等于标称物理值的10%。栅极功函数参数的 3σ值为30毫电子伏特。为了降低漏电流和工艺变化的影响，仿真中采用了高‐$V_{th}$晶体管。在仿真中，6T‐SRAM单元的尺寸设置如下：访问晶体管和上拉晶体管采用单鳍晶体管实现，而下拉晶体管（M1和M2）则采用双鳍晶体管。在8T‐SRAM中，仅M7使用三鳍FinFET晶体管，单元中的其余晶体管均采用单鳍晶体管。所提出的9T‐SRAM单元仅使用单鳍晶体管。在$V_{DD}= 0.27 V$电压下，6T、8T和9T单元的不同静态和动态特性列于表2中，其中CR的值在$V_{DD}= 0.27 V$下选择为1 pF。

根据表2，8T和9T单元的读静态噪声容限（RSNM）变化小于6T‐SRAM。这主要是因为在读路径中使用了缓冲器，将RBL与存储节点隔离。在写操作期间，对所有SRAM单元应用瞬态电压塌陷写辅助技术[24]以改善写操作，主要原因是亚阈值电压下，单元的写容限（WM）显著降低。在亚阈值区，8T和9T单元的写容限高于6T单元，这是由于6T‐静态随机存取存储器单元中使用了双鳍下拉晶体管。双鳍下拉晶体管增加了

存储节点翻转的点。这使得上拉晶体管更强，而访问晶体管变得更弱。

图5。(a) 用于漏电减少的辅助电路；(b) 时序图。

为了计算访问时间，考虑由灵敏放大器(SA)检测到位线电压与$V_{DD}$之间存在70 mV位线电压差。访问时间定义为在激活RWL后，位线放电至SA可感知电压所需的时间。在写操作期间，从激活字线信号到存储节点电压达到其最终值的90%所经历的时间被测量为写入时间。根据仿真结果，在$V_{DD}= 0.27 V$时，9T单元的访问时间比8T‐SRAM缩短了40%。此外，在$V_{DD}= 0.27 V$时，9T单元的写入时间相比8T‐SRAM单元有所改善，这归因于8T单元读路径中使用了三鳍下拉晶体管。该三鳍晶体管增加了存储节点的寄生电容，从而导致写入时间增加。在待机功耗方面，提出的SRAM单元在保持“0”状态时的漏电流低于6T和8T单元。

另一方面，所提出的SRAM在保持“1”时的漏电流增加，这主要是由于M7的漏电流所致。与 6T‐SRAM和8T‐静态随机存取存储器单元相比，所有上述改进分别以82%和15%的面积开销为代价。

根据上述仿真结果，尽管9T‐SRAM提升了存储器性能，但我们仍需提出新的解决方案和存储器，在保持存储器性能的同时进一步降低功耗。在这方面，我们简要介绍自旋转移矩RAM(STT‐RAM)，它是一种有望取代SRAM的通用存储器候选方案之一。

表3. 6T、8T和9T单元的比较。

2.5. STT-RAM

STT‐RAM因其非易失性、低漏电、长耐久性、CMOS兼容性和高速访问等独特特性，成为替代 SRAM单元的有力候选者[27]。STT‐RAM单元由一个与访问晶体管串联的磁隧道结（MTJ）构成，该晶体管由字线信号控制。MTJ由两层磁性层（即钉扎层和自由层）以及一层氧化物势垒层组成，如图 6所示。MTJ电阻由两个铁磁层的相对磁化方向决定。当磁性层的磁化方向为平行（P态）或反平行 （AP态）时，MTJ电阻分别处于低阻态或高阻态。因此，MTJ可用作二进制存储单元（低电阻（$R_L$）： 逻辑“0”——高电阻（$R_H$）：逻辑“1”）。使自由层与钉扎层磁化方向平行的过程比使其反平行的过程更高效。此外，根据图6a，写入电流存在显著差异。当电流从位线（BL）流向源线（SL）时，由于晶体管源极接地，访问晶体管的栅源电压等于$V_{DD}$，从而产生$V_{DD}-V_{th}$的过驱动电压。然而，当电流从SL流向BL时，由于MTJ在此情况下起到源极退化电阻的作用，晶体管的过驱动电压显著降低。此外，体偏置效应会提高晶体管的阈值电压，进一步削弱写入电流。

上述现象导致STT‐MRAM单元中的写入操作呈现不对称性。写操作也是一个随时间变化的随机过程，即使工作条件和环境条件保持不变[27]。通过延长写脉冲周期（即写入电流的持续时间）可以提高切换可能性，从而降低写入失败概率。另一方面，增加切换电流可以减少切换时间的均值和变化量，这也有助于减少写入失败。然而，这种方法会占用更大的芯片面积，降低存储密度。为了解决这一问题，已提出多种辅助技术以减少写入时间和功耗。例如，在[28],写“1”操作期间向位线施加负电压，以提高访问晶体管的驱动能力。此外，在[29],对外部磁场施加到磁性隧道结以促进切换过程，从而实现临界电流降低。还提出了其他方法，可监控单元中的数据，并在切换完成后立即终止写操作 [30–33]。然而，所有这些辅助方法都会带来额外的面积开销和/或可靠性问题，作为改善切换过程的代价。

在亚22纳米技术中，STT‐RAMs在读取期间的性能和可靠性变得具有挑战性。在缩小的工艺节点中，读取干扰主要由于临界电流IC的缩放而增加。STT‐RAMs的读取干扰是由读取和写入共用相同的电流路径引起的。读取电流应明显低于IC，以避免读取操作期间产生任何干扰。尽管较小的读取电流可减轻读取干扰，但会降低读取裕度，从而显著增加读取失败的概率。读取裕度定义为BL电压与参考电压之间的差值，由于现有MTJ技术的隧穿磁阻比（TMR）较小，因此需要具有良好大读取裕度的设计。为解决此问题，已提出自参考读取方案，该方案将MTJ的原始电阻状态与由同一MTJ提供的参考电阻进行比较[34–36]。此类技术主要可分为破坏性感知方案和非破坏性感知方案。在破坏性方案中，

当参考值写入MTJ时，原始数据会被破坏。因此，由于需要将原始数据写回MTJ，会导致较高的功耗和更长的访问延迟。此外，由于写回数据的过程可能无法完成，会降低设备的可靠性。另一方面，非破坏性方法在写入过程中能够保留单元中的数据，但在更先进的工艺节点中会面临感知裕度下降的问题。

图6。(a) 1T1J 自旋转移矩随机存取存储器。磁性隧道结结构；(b) P态；(c) AP态。

通常，CMOS缩放为数字和存储电路提供了更高速度、更低功耗和更高密度面积的优势。然而，在缩放的CMOS技术中，可靠性和漏电功耗成为具有挑战性的问题。为了应对这些障碍，可以采用 FinFET等替代器件以及在亚阈值区工作的方案。然而，我们需要提出新的电路和架构级解决方案，以提高数字电路在亚阈值区的性能。此外，在存储器设计中，具有挑战性的SRAM单元可由前景广阔的自旋转移矩随机存取存储器（STT‐RAM）替代。尽管STT‐RAM能够减少面积开销并缓解漏电功耗，但在缩放的工艺节点中，其读写操作仍面临挑战。

3. 低功耗模拟设计

与数字电路不同，在数字电路中由于电源电压缩放与动态功耗呈平方关系，因此能最有效地降低功耗；而在必须保持带宽和信噪比(SNR)的条件下，降低电源电压并不会导致最小功耗 [26]。此外，电源电压的缩放会减小模拟电路的线性范围，从而限制动态范围(DR)。然而，由于技术缩放的趋势，电源电压的缩放已成为必然。在下一节中，将探讨一些用于设计低电压运算放大器(opamp)的电路技巧，运算放大器是最具代表性的模拟电路。随后，由于本文主要关注FinFET器件作为替代CMOS技术的方案，将对基于CMOS技术和FinFET技术实现的运算放大器进行比较。

3.1. 低压设计技术

某些应用，例如图 7中所示的生物医学信号采集，需要小电流和低电源电压。图 7所示结构可用于采集脑电图(EEG)/心电图(ECG)信号，其中通过电极检测EEG/ECG输入信号。由于这些信号的幅度处于较低的电压范围，因此采用模拟前端(AFE)结构来获取并放大信号[37]。放大后的信号将由模数转换器(ADCs)进行数字化。因此，可采用逐次逼近或西格玛‐德尔塔ADC模块以降低功耗。在输入信号数字化之后，它们将被送入信号处理单元以提取癫痫特征 [38]，输出结果将用于通过机器学习分类器检测癫痫发作起始，该分类器经过患者特异性数据训练 [39]。最后一步，

分类器的输出（数据）将被发送到外部设备，例如手机或诊所中的服务器[40].

图7。 生物医学信号采集系统的架构。

在[41],中描述了一种典型的无线脑电图系统。该系统首先利用18个通道进行脑电图信号的记录和放大。然后，在放大后的脑电图信号数字化之后，特征向量提取在本地完成，仅将分类任务远程执行。最后，该系统中使用的射频发射器是一种商用低功耗发射器ChipCon CC2550[42]。因此，根据18个通道硬件原型的实际测量结果，该系统的总功耗约为120 μW。

在低电源电压下，可以考虑按比例调整阈值电压以提高动态范围。然而，与数字情况类似，较低的$V_{th}$会降低噪声容限，从而导致信噪比下降。另一方面，已提出多种设计技术用于低压模拟电路，能够实现可接受的噪声和带宽指标[43–46]。在低电源电压下，模拟电路可以在亚阈值区[43,44,47–49]中实现。通过考虑亚阈值区，漏源电流和跨导方程可表示为以下公式[26]：

$$ I_D = I_{D0} \frac{W}{L} e^{\frac{V_{GS}}{nV_T}(1-e^{-\frac{V_{DS}}{V_T}})}. $$

$$ g_m = \frac{\partial I_D}{\partial V_{GS}} = \frac{I_D}{nV_T}, $$

其中$n> 1$是非理想因子，$V_T= kT/q$是热电压。从公式(3)可以看出，由于亚阈值区的漏极电流对$V_{GS}$具有指数依赖性，因此亚阈值区的跨导大于饱和区的跨导（$g_m= 2I_D/(V_{GS} −V_{th})$）。然而，在亚阈值区，带宽受到限制。因此，亚阈值区的使用适用于那些关键指标是功耗而非速度的应用。

通过工艺缩放，由于沟道长度调制，设备的输出阻抗正在减小。一种解决方案是级联多个低增益级，但这会加剧稳定性问题。因此，在高增益运放结构中，输出级采用共源共栅晶体管以提高输出阻抗。然而，由于共源共栅晶体管的阈值电压限制，该结构无法用于低压区域。为克服这一障碍，可采用自举共源共栅结构，从而在低电压设计中实现高输出阻抗。如图8a所示，自举共源共栅结构是一种双晶体管结构，两个晶体管具有相同的栅极偏置电压，且M2的尺寸设定为M1[44]的k倍。图8b展示了基于自共源共栅MOSFET的电流镜结构。

如图所示，M1和M2具有相同的直流电流，但由于M2的尺寸比M1,大k倍，因此M1的过驱动电压和输出电压将为：

$$ V_{overdrive,M1}=(\sqrt{k} −1) V_{overdrive,M2}, $$

$$ V_{output}=(\sqrt{k}) V_{overdrive,M1}. $$

图8。(a) 自举共源共栅结构；(b) 基于自级联MOSFET的电流镜结构。

根据公式(4)和(5)，当$k> 1$时，自举共源共栅结构的输出电压有所增加。因此，可在运算放大器的输出级实现自举共源共栅结构，以在低压区域提高输出阻抗。此外，针对开关电容电路中具有挑战性的运算放大器设计，已提出多种技术，这些电路在模拟和混合信号设计中日益重要。如前所述，低电源电压导致信号摆幅降低，为通过噪声改善维持相同的信噪比，需要更大的电容。而更大的电容会导致在实现相同速度时产生更高的功耗。为应对这些挑战，已提出诸如相关电平移位(CLS)[45]和基于比较器的(CB)运算放大器[46]等有吸引力的解决方案。在CLS中，通过在估计阶段对输出信号进行采样，并去除误差信号来改善输出信号，从而缓解由有限运算放大器增益引起的误差。该技术可实现轨到轨操作，
从而获得更高的信噪比。CB结构则用比较器与电流源的组合替代运算放大器。该技术利用了运算放大器在开关电容电路的电荷转移阶段提供虚地的特性，因此可通过比较器检测虚地状态并启动电荷转移阶段。CLS和CB运算放大器结构均可用于低功耗高性能的开关电容模拟和混合信号应用。

如上所述，CMOS电路可以在亚阈值区实现。对于这些电路，参考电压会随着电源电压降低至阈值电压以下[50,51]而随之降低。在亚阈值区实现CMOS电路还需要设计精确的电压调节器。在文献中，一些研究工作[52,53]展示了利用工作在亚阈值区的MOSFET实现参考电压的方法。然而，这些电路的主要问题是参考电压随工艺变化而发生变化。因此，在[54,55],中采用电阻分压器来获得低于阈值电压的输出电压。但是，较小电流需要大电阻，从而增大了面积。最近，一些参考电压电路[56,57]基于具有不同阈值电压的两个器件实现。在这些电路中，输出电压由两个晶体管的阈值电压差决定。然而，工艺变化和特定工艺技术限制了这些参考电压电路的应用。在[58],中，另一种基于开关电容技术的参考电压电路并引入了MOSFET中的体效应。该电路中，仅使用一个工作在亚阈值区的PMOS晶体管，通过两个栅源电压之差获得输出电压。该参考电压电路对温度敏感度低，且消耗纳瓦级功率。

3.2. FinFET技术中的模拟单元

如前所述，由于FinFET技术相对于标准MOSFET具有更高的能效，目前数字设计人员将其用于低电压和小面积应用。如今，大多数电子芯片和电路实现都结合了数字结构和模拟结构。因此，将 FinFET技术用于模拟电路同样至关重要，以便整个芯片可以采用相同的技术进行制造。

由于鳍式场效应晶体管具有更好的静电特性，因此能够以更功率高效的方式获得更高的本征增益。然而，FinFET器件的主要挑战来自于源极电阻和外在电容引起的较高寄生参数[59]以及设备的量化宽度。

为了评估鳍式场效应晶体管在模拟设计中的性能，采用14纳米FinFET和65纳米CMOS技术设计了一个如图9所示的两级运放结构。

图9。 65纳米CMOS和14纳米FinFET技术中的两级运算放大器结构。

需要注意的是，上述65纳米CMOS技术基于台积电PDK模型。在此比较中，两种技术的不同结果是根据同一特定目标得出的。因此，仿真结果均基于相同的相位裕度 60◦提取，并列于表4中。在此条件下，14纳米FinFET器件的直流增益比65纳米CMOS技术高出10 dB。此外，功耗也如预期般从65纳米CMOS技术的416微瓦降低至14纳米FinFET技术的180微瓦。另外，如表4所示，14纳米FinFET技术的单位增益带宽（338兆赫兹）高于65纳米CMOS技术的单位增益带宽（125兆赫兹）。（需要注意的是，由于我们无法获得16纳米CMOS技术，因此我们在14纳米FinFET技术和65纳米CMOS技术之间对两个模拟电路进行了比较。但由于该65纳米CMOS技术基于真实的台积电PDK模型，所获得的结果比通过比较14纳米FinFET技术和非基于真实台积电PDK模型的16纳米CMOS技术所得结果更为准确。）

表4. 采用14纳米FinFET和65纳米互补金属氧化物半导体技术的两级运算放大器。

实现射频（RF）CMOS电路（如低噪声放大器（LNA））的主要特性包括增益、速度、功耗和噪声。如[60],FinFET器件相较于平面CMOS器件可实现更高的增益。然而，平面CMOS器件的特定速度（f T）高于FinFET器件。此外，如上所述，FinFET器件相比平面器件具有更高的功率效率。除了使用平面和FinFET器件进行射频设计时的增益、速度和功率性能外，噪声也是一个重要的性能指标。如图10所示，并在 [58],中提到，电感型低噪声放大器的噪声系数（NF）与 f 0/f T成正比，其中 f 0为工作频率。此外，基于反馈的低噪声放大器的噪声系数（NF）与 1/gm[58]成正比。最后，当 FinFET和平面器件的电流消耗相同时，由于FinFET器件来自源极电阻和外在电容的寄生电容更大 [59],，因此FinFET器件的 f T较低，噪声较高，与平面器件相比性能较差。因此，需要进行器件优化以减小寄生参数，并提高FinFET器件在射频应用中的性能[61]。例如，在 [60],中描述的一个实例中，在消耗相同功率（10mA）的情况下，由于FinFET LNA器件的寄生参数较高，其带宽较低（2 吉赫），噪声系数（NF）较高，而平面器件的带宽为2.5 吉赫，噪声系数（NF）低至2.6 分贝。综上所述，尽管平面器件提供的增益低于FinFET器件，但其在速度和噪声性能方面更适合射频应用。

图10. （a）电感式低噪声放大器；以及（b）基于反馈的低噪声放大器的电路原理图。

4. 能量收集

降低电子系统运行的能量消耗，可使我们能够利用能量收集作为电源。这为一系列新的应用开辟了可能性，无论是在恶劣环境中用于分布式无线网络（在这些环境中无法通过导线访问传感器节点或更换电池），还是在植入式传感器中（尺寸和生物相容性要求使得无法附加电池）。相反，不同的能量收集技术使得从周围环境中收集环境能量并持续为系统供电成为可能。

在本节中，我们将探讨仅使用能量收集技术为系统供电的可行性，并讨论一些更常用方法以及某些收集器组合的优缺点。

4.1. 技术和来源

环境中存在多种能源，例如来自太阳或室内照明的光、来自手机和WiFi连接的电磁波、来自发动机和建筑物的振动能量、风能、波浪能、废热等。人体本身也是一个令人难以置信的能量来源，无论是我们移动或说话时产生的机械运动和振动、持续不断的血流、过多热量，还是生理过程中的生物化学能等。所有这些能源都可以通过动能收集器、燃料电池、太阳能电池和热能收集器进行收集。动能收集器主要由压电和摩擦电收集器、静电换能以及磁感应发电机组成。J. Olivo 等人对最流行的收集技术进行了全面综述。[62]研究发现，各类收集器的功率输出分别为：动能收集器 40 μW–80 μW，热电收集器 1 μW–30 μW，燃料电池 2 μW–430 μW，感应链路 0.14 mW–150 mW。

4.1.1. 太阳能

太阳能是一种丰富可用且可利用的能源，几十年来人们一直在深入研究，以期实现更高的能量转换效率。太阳能电池已发展出五大主要类别：单晶硅、薄膜电池、有机/聚合物、混合光伏电池和染料敏化电池，适用于从大型太阳能电站到小型可穿戴设备的各种应用。单晶硅是最早的电池类型之一，因其材料易得且效率较高（21%–28%）[63]而具有优势。然而，其制造成本较高，因此人们正在探索更低的成本的替代方案，例如所需材料较少的薄膜电池。薄膜电池包含多种不同技术（非晶态、 CdS/CdTe、CIS/CIGS）[64],，其效率范围为11%–29% [63],，其中最低效率来自新近兴起的量子点技术。2014年，Tibbits等人[65]展示了多结聚光太阳能电池的新效率记录，达到46.5%。然而，这种多结型电池的应用受到高制造成本以及某些应用场景下刚性结构的限制。相比之下，有机电池和染料敏化电池由于制造成本低，且有机电池还具备低环境影响、化学功能的宽调谐性以及与柔性基板的良好兼容性，成为可穿戴/植入设备的理想候选。其实验室最高效率范围为5%–11.5%，其中染料敏化电池表现最佳[63,66–68]。美国国家可再生能源实验室（NREL）提供了关于最高实验室效率的更详细概述[63]（National Renewable Energy Laboratory (NREL) www.nrel.gov）。

在AM1.5标准下，太阳光照射到表面时典型的光谱辐照度为1000 W/m2，太阳能电池在5%–45 %的效率范围内产生的功率为5mW/cm2–45mW/cm2。如果设备在室内运行，光谱辐照度取决于光源，且太阳能电池的效率还取决于带隙能量与光源的匹配程度。然而，典型的辐照范围是0.05 mW/cm2–5 mW/cm2 [69]，如果我们考虑最坏情况，在相同效率范围内的转换后功率输出为2.5 μW/cm2–22.5 μW/cm2。

一个由太阳能单独供电的自主生物植入体的例子是Ghaed等人于2013年开发的可植入式眼内压监测仪。所采用的低功耗技术包括超高阈值电压和厚栅氧化层，以在电容‐数字转换器中保持较低的漏电功耗。该SRAM采用10T单元，在数据保持部分使用栅极长度偏置，同时对读取缓冲器进行电源门控，从而实现2.4 fW/位待机漏电。工作电压被降低至接近最小能耗点，使微处理器和SRAM在0.45V下的工作模式总功耗仅为90 nW。整个系统包括一个电容式MEMS压力传感器、电容模数转换器、收发器、SRAM、 µP 和 SCVR 由一个 0.07 mm2 的太阳能电池供电，该电池在明亮的室内和室外阳光照明条件下分别产生 13 纳瓦 至 80 纳瓦 的功率。这相当于 0.02 毫瓦/cm2–0.11 毫瓦/ cm2, 的功率输出，户外输出明显低于上述数值，但需要注意的是，该系统植入于眼内，因此从不会暴露在直射阳光下，并且某些波长的光预计会被显著吸收。尽管如此，该系统仍能够在每天仅接受 1.5 小时阳光或 10 小时室内照明的情况下，每 15 分钟测量一次眼内压，并每天传输一次数据。

4.1.2. 机械能

机械能是最广泛分布的能源，且非常适合包括与人体相关的运动应用在内的物联网领域。一种被广泛研究的收集机械能的技术是利用压电和摩擦电材料，因其在柔性可穿戴电子器件中的潜在应用。过去也广泛使用了其他技术，如磁感应或静电换能，然而，随着舒适、灵活和紧凑型可穿戴设备的最新趋势，压电和摩擦电材料在功能性强、低成本且易于工业获取的柔性材料中展现出最大潜力。

最常用的材料包括氧化锌（ZnO）、锆钛酸铅（PZT）、聚偏氟乙烯（PVDF）、二维材料和复合材料。PZT是一种广泛使用的陶瓷材料，具有高介电常数和压电电压，但它也较脆，只能承受最大安全应变0.2%[72]。自首个基于氧化锌纳米线的发电机问世以来，压电纳米发电机（PENGs）和柔性摩擦纳米发电机（TENGs）已得到广泛研究 2006[73]。TENG结构简单且成本低，其最大输出功率已达50 mW/cm2[74]，能量转换效率达到70.6%[75]。这意味着它也可用于大规模能量收集，例如波浪或风能。然而，用于可穿戴应用的典型柔性聚合物TENG产生的功率密度为10.4 μW/cm3[72]。对于生物应用，基于聚合物的压电材料PVDF因其聚合物的化学稳定性、易于制造、柔韧性和生物相容性而具有优势。缺点是为实现良好性能，材料必须先进行电极化[72]。

为了在不产生移动时必须弯曲某物的不适感的情况下追踪和转换人体的运动能量，已开发出压电纤维[76]。这些纤维已被证明可反复弯曲和折叠而不会损坏，并且在弯曲频率为2赫兹时能以1.5伏下产生60纳瓦的输出功率。此外，这些纤维阵列在小值压力下具有优异的压力响应（低压下0.1帕），因此可非常出色地用作压力传感器。对于智能服装应用，李等人将纳米线涂覆在纤维上，并采用“刷对刷”制造模型将其编织成织物，其中纳米线相互上下摩擦，通过缓慢移动（<1赫兹）发电。这实现了16微瓦/平方厘米2 [77]的功率密度。

通过压电材料实现的植入式传感器和执行器，也可以利用外部超声波进行供电。当涉及非常微小且深度植入的传感器时，这种能量传输方式通常是更好的选择。在图11中，展示了射频、近场（通常为感应式）和超声波源的能量输出概况。该图显示了一般趋势：射频的功率输出相对较低，适用于浅表植入；近场可为浅表植入提供高功率输出，但体积相对较大；而超声波即使对于深度植入的微型传感器也能提供高功率输出。

图11. 植入式设备中射频（红色）、近场（粉色）和超声波能量收集（蓝色）的比较。

当使用超声波对外部供电的植入式传感器和执行器供电时，超声波产生的压力波会使压电材料拉伸和压缩，从而产生交流电流。Charthad 等人展示了一个通过超声能量传输供电的设备实例。2015[91]该设备是一个尺寸为 4 mm × 7.8 mm 的植入体，包含一个带有 2 nF 片上存储电容的集成电路、一个由超声下行链路和射频上行链路组成的混合数据链路。该系统可支持 100 μW 的负载，集成电路的总功耗为 85 μW，虽然远高于此前太阳能供电植入体的例子，但通过使用超声波供电，可用功率也大大提高。该系统在鸡肉组织中以 3 cm 的距离被强度为 0.36 mW/mm2的超声波供电，该强度仅为美国食品药品监督管理局限值的 5%。超声压电接收器的尺寸为 1 mm × 1 mm × 1.4 mm。

4.1.3. 能量收集器的组合

能量收集器的组合在多种能源可提供相当能量以提高总收集功率的情况下非常有用。当收集电路需要初始功率才能收集能量时，使用组合也是一种可取的方法。例如，高效率太阳能收集器就需要在特定电压下收集能量才能实现最佳效率。

柔性混合纳米发电机（FHNG）已被开发用于有效互补地收集多种类型的能源。这里的挑战在于选择具有良好柔韧性、兼容性和机械稳定性的合适材料，并开发适用于工业的制造方法。

郑等人提出了一种FHNG与互补式收集器相结合的示例[92]，该设计将PENG与TENG结合在一起。在此结构中，高压电电流输出和高摩擦电输出电压在一个工作周期内同时产生能量。这种组合产生了峰值370 伏特的电压、12 μA/cm2的电流密度和 2.04 mW/cm3的功率密度。该设备可通过手指施加的力 （≈0.2 N）成功为 600 个LED灯供电。

由于室内运行的太阳能电池的电压水平与压电纳米发电机的电压输出相当，因此将压电纳米发电机和太阳能电池结合使用也是一种良好的设计。一种由有机太阳能电池与氧化锌压电材料构成共结结构的设备由[93]开发而成。该设备由多个柔性层组成，包括用作太阳能电池阴极的氧化铟锡，在标准 AM 1.5光照条件下，太阳能电池的平均能量转换效率为1.5%，开路电压和电流密度分别为0.55伏特和9.2毫安/平方厘米2。然而，室内光伏电压范围为10毫伏至 ≈ 120毫伏，这与最高达150毫伏的压电电压以及数百纳安的输出电流非常匹配[93]。

Eve在热能、太阳能和机械能收集器的三重组合中已经 制造由杨等人[94]提出。

4.2. 能量收集接口

在设计能量收集系统（见图 12）时，由于输入电压通常较低且环境能源的性质多变，导致输入功率水平不稳定，因此换能器（能量收集单元）通常不适合直接为负载供电。因此，能量被直接传输到电源转换器，由其将电压升压至所需水平，然后为储能装置或缓冲器充电，再由储能装置或缓冲器为负载供电。此外，已有架构采用控制系统，在环境能量充足时将功率直接输送至负载，从而绕过储能装置，避免了对储能单元进行充放电，节省了能量[95]。储能装置通常采用超级电容器（或超大电容器），因为与传统电池相比，其寿命更长。尽管它们的能量密度低于电池，但功率密度更高，并且具有几乎无限的充电循环次数。

控制单元的关键任务是使电源转换器在考虑换能器的最大功率点（MPP）和储能装置的充电水平的基础上，始终工作在最高能效水平。对于太阳能电池等换能器，最大功率点（MPP）很大程度上取决于光照，因此必须通过采用跟踪方案来跟随电池的输入功率，使电源转换器的输入阻抗与太阳能电池的最佳输出电流相匹配。然而，在内部，电源转换器还必须进行调节，以根据需要传输的电量以及储能装置的电压和充电水平，平衡导通损耗、开关损耗和电荷重分布损耗。

图12. 能量收集系统的框图。

为了提高能量收集系统的效率，仅仅改进各个独立模块的效率是不够的，因为这些模块相互关联地工作，可能会降低整体效率。因此，优化超低功耗能量

然而，通过将除相关模块外的所有部分实现为Verilog模型，可以加快仿真过程，从而节省时间。

功率转换器

功率转换器在毫米级能量收集系统中是绝对必要的。尽管功率转换器在电池供电嵌入式系统中已得到广泛研究，但能量收集系统的优化目标与之大不相同，因此完全复用这些系统将导致性能下降 [96]。

对于射频能量、摩擦电和压电能量接收器，需要使用交流‐直流整流器。图13a展示了一种传统的多级二极管结构，并在此基础上开发了用于优化的分析模型[97]。该设计在2016年进一步针对超低功耗应用进行了优化，在19μW负载下实现了72%的功率转换效率[98]。在2014年，提出了一种改进的开关偏移偏置方案，通过补偿有源二极管的延迟来避免可能引起的反向漏电流[99]。他们实现的功率转换效率介于82%至90%之间。随后，[100]提出了一种有源整流器，通过将导通和关断时间校准设置为接近最优值，平衡了开关损耗和导通损耗。其实现的峰值功率转换效率达到94.8%。

太阳能电池和热电收集器产生直流电流，因此这里只需要直流‐直流降压/升压转换器。电荷泵主要有两类：基于电感的和基于开关电容的。对于低功率密度（<1毫瓦/平方毫米2），基于电容的电荷泵效率更高；然而，对于高功率密度以及面积较大的应用，体积庞大的电感通常是更好的选择[101]。最早提出的容性电荷泵是迪克森电荷泵，此后开发了多种改进型线性电荷泵。然而，线性电荷泵在超低电压换能器中的性能显著下降。因此，通过设计树形拓扑电荷泵来改善电荷传输能力[102]。交叉耦合开关电容倍压器（见图13b）也适用于低输入电压应用，但当输入电压低于阈值电压时，电荷泵会发生故障。因此，Ki等人提出通过使用辅助负电荷泵实现更低的输入电压，并结合动态体偏置和自适应死区时间来提高功率转换效率，从而进一步改进交叉耦合电荷泵[103]。Ki等人已对多种电荷泵的设计考虑因素进行了理论研究[104]。

图13。(a) 多级交流‐直流整流器；(b) 交叉耦合电容电荷泵。

4.3. 利用环境能量实现可持续运行

当你观察毫米级无线设备中不同模块的功耗时，通常会发现功耗最高的部分是射频发射机。然而，在许多应用中，每小时传输的字节数并不需要超过几个，这使得平均能耗与其他电路模块相当。目前，能量收集技术仅能为具备基本功能的系统供电，然而，如果模拟和数字电路的功耗进一步降低，则可实现计算能力更强的复杂植入物。技术的持续缩小还降低了传感器嵌入复杂系统（如人体）时的环境影响。这为更智能的植入物、药物输送系统、神经植入物及其他医疗进步铺平了道路。

通常，最佳能量收集方式取决于具体应用；在系统需要长寿命且处于远程或难以接近的情况下，例如分布式野生动物/森林火灾传感器，或者您不希望通过任何形式的能量传输来供电，例如智能服装、帐篷、背包等，太阳能供电系统具有优势。然而，如果应用是相对较深或尺寸受限的植入物且需要高稳定性，则超声波供电是更好的选择，尽管如果植入物位于血液/空气流动或心跳等“电源”附近，压电纳米发电机正成为可行的替代方案。对于表皮/脂肪层应用且无明显尺寸限制的情况，可以考虑其他类型的近场能源。但需要注意的是，当传输介质为空气时，建议使用射频；而如果是金属，则超声波又是较好的选择。在环境中富含可为燃料电池提供能量的特定化学物质的情况下，这是一种低成本、环保但时间有限的解决方案，且无需外部电源。最后，对于处于高度振动/移动环境中的设备，例如发动机、鞋子、手表等，可以采用压电、摩擦电、磁感应或静电换能等动能收集器。

结论

本文阐述了面向未来无电池无线设备的集成电路设计中的设计挑战，并介绍了从器件到电路及架构级别应对这些挑战的一些提出的技术。总而言之，由于收集器提供的可用能量不足，若不引入 FinFET等作为CMOS技术替代方案的新技术，以及能够显著降低功耗的电路与架构技术，无电池无线设备将无法实现。另一方面，以紧凑方式结合不同的能量收集技术将是为这类无线设备产生更多电力的解决方案。因此，我们预计未来将在组合式能量收集技术以及器件‐电路协同设计技术方面开展更多研究，作为未来无电池无线设备的使能解决方案。