如何使用Synopsys VCS在Vivado中编译库并执行仿真

本文首发于hifpga.com

vivado中的仿真库和模型与ISE中的是不一样的，因此在vivado中使用VCS进行仿真的方法也与ISE中不一样。

VCS可以通过两种方法对XILINX的器件进行功能仿真和门级仿真，这两种方法是 Precompiled（预编译） Dynamic（动态调用）。

与ISE相比有以下不同：

• vivado现在UNISIM库同时包含功能和时序仿真模型
• vivado参数xil_timing指示UNISIM模型是正常运行还是定时运行
• vivado包含用于对旧器件进行功能和时序仿真的重定位库
• Vivado仿真不需要XilinxCoreLib。如果存在基于ISE的旧IP，则可以将其包括在内。
• AXI BFM是需要许可证的，使用需要单独的编译步骤。
• vivado的物理库路径跟ISE已不同，逻辑库路径相同

具体可以参数UG900

用于Verilog功能仿真的动态库编译

使用VCS的功能仿真命令

    vcs -y $ XILINX_VIVADO / data / verilog / src / unisims \
        -y $ XILINX_VIVADO / data / verilog / src / unimacro \
        -y $ XILINX_VIVADO / data / verilog / src / retarget \
        -y $ XILINX_VIVADO / ids_lite / ISE / verilog / src / XilinxCoreLib \    
        -f $ XILINX_VIVADO / data / secureip / secureip_cell.list.f \
        -f $ XILINX_VIVADO / data / secu