锁相环(PLL)的工作原理(转载)

锁相环相关知识整理 相噪原理,锁相环PLL电源管理和滤波,参考输入拓扑,混频相噪 阅读详情

 

 

1.锁相环的基本组成 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。

锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。
锁相环通常由鉴相器(PD,Phase Detector)、环路滤波器(LF,Loop Filter)和压控振荡器(VCO,Voltage Controlled Oscillator)三部分组成,锁相环组成的原理框图如图8-4-1所示。

 

 

锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成uD(t)电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t),对振荡器输出信号的频率实施控制。

 

 

2.锁相环的工作原理

 

锁相环中的鉴相器通常由模拟乘法器组成,利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是:设外界输入的信号电压和压控振荡器输出的信号电压分别为:
     (8-4-1)
                 (8-4-2)
式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率,称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为:
          
用低通滤波器LF将上式中的和频分量滤掉,剩下的差频分量作为压控振荡器的输入控制电压uC(t)。即uC(t)为:
     (8-4-3)
式中的ωi为输入信号的瞬时振荡角频率,θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相,根据相量的关系可得瞬时频率和瞬时位相的关系为:
     
即                                                                             (8-4-4)
则,瞬时相位差θd
                                                   (8-4-5)
对两边求微分,可得频差的关系式为

 

     (8-4-6)
上式等于零,说明锁相环进入相位锁定的状态,此时输出和输入信号的频率和相位保持恒定不变的状态,uc(t)为恒定值。当上式不等于零时,说明锁相环的相位还未锁定,输入信号和输出信号的频率不等,uc(t)随时间而变。
因压控振荡器的压控特性如图8-4-3所示,该特性说明压控振荡器的振荡频率ωu以ω0为中心,随输入信号电压uc(t)的变化而变化。该特性的表达式为
     (8-4-6)

上式说明当uc(t)随时间而变时,压控振荡器的振荡频率ωu也随时间而变,锁相环进入“频率牵引”,自动跟踪捕捉输入信号的频率,使锁相环进入锁定的状态,并保持ω0i的状态不变。

 

 

 

2. 锁相环的应用

[1] 锁相环在调制和解调中的应用
(1)调制和解调的概念
为了实现信息的远距离传输,在发信端通常采用调制的方法对信号进行调制,收信端接收到信号后必须进行解调才能恢复原信号。
所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数,使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相,所以,调制有调幅(AM)、调频(FM)和调相(PM)三种。
调幅波的特点是频率与载波信号的频率相等,幅度随输入信号幅度的变化而变化;调频波的特点是幅度与载波信号的幅度相等,频率随输入信号幅度的变化而变化;调相波的特点是幅度与载波信号的幅度相等,相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如图8-4-4所示。


上图的(a)是输入信号,又称为调制信号;图(b)是载波信号,图(c)是调幅波和调频波信号。

解调是调制的逆过程,它可将调制波uO还原成原信号ui
[2] 锁相环在调频和解调电路中的应用
调频波的特点是频率随调制信号幅度的变化而变化。由8-4-6式可知,压控振荡器的振荡频率取决于输入电压的幅度。当载波信号的频率与锁相环的固有振荡频率ω0相等时,压控振荡器输出信号的频率将保持ω0不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外,还有调制信号ui,则压控振荡器输出信号的频率就是以ω0为中心,随调制信号幅度的变化而变化的调频波信号。由此可得调频电路可利用锁相环来组成,由锁相环组成的调频电路组成框图如图8-4-5所示。
根据锁相环的工作原理和调频波的特点可得解调电路组成框图如图8-4-6所示。

若输入FM信号时,让环路通带足够宽,使信号调制频谱落在带宽之内,这时压控振荡器的频率跟踪输入调制的变化,如图6.1所示。对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单地认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时,压控振荡器的频率ωv(t)与FM波的瞬时频率ωFM(t)相等。

FM波的瞬时角频率可表示为
 
假设VCO具有线性控制特性,其斜率Kv(压控灵敏度)为(弧度/秒·伏),而VCO在Sd(t)=0时的振荡频率为ωo’,则当有控制电压时,VCO的瞬时角频率为
 
令上两式相等,即ωv(t)≈ωFM(t),可得
 
其中ωo为FM波的载频,ωo’为压控振荡器的固有振荡频率,两者皆为常数。因此上式第一项为直流项,可用隔直元件消除,或者开始时已经把压控振荡器的频率调整为ωoo’。因此上式还可进一步写成
 
可见,锁相环输出,除了常系数Kf/Kv之外,近似等于原调制波形f(t),因而达到频率解调的目的。

[3] 锁相环在频率合成电路中的应用

在现代电子技术中,为了得到高精度的振荡频率,通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变,利用锁相环、倍频、分频等频率合成技术,可以获得多频率、高稳定的振荡信号输出。
输出信号频率比晶振信号频率大的称为锁相倍频器电路;输出信号频率比晶振信号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路的组成框图如图8-4-7所示。


图中的N大于1时,为分频电路;N小于1时,为倍频电路

IP核——PLL锁相环基本原理 介绍PLL分频和倍频原理 阅读详情

相关推荐

PLL锁相环)的详细介绍及示例

PLL(Phase-Locked Loop,锁相环)是一种反馈控制电路,它通过比较输入信号与由压控振荡器(Voltage-Controlled Oscillator, VCO)产生的输出信号的相位差,调整VCO的频率,使输出信号的相位与输入信号的相位保持同步。最后,VCO根据控制电压的变化调整其输出频率,使输出信号的相位与输入信号的相位保持同步。PLL工作过程是一个闭环反馈系统,它不断调整VCO的频率,以跟踪输入信号的频率变化,并在稳定状态下与输入信号保持同步。:滤波后的误差信号被用作VCO的控制电压。

ahah12345678的博客 4586

锁相环的原理

 1.锁相环的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路,简称锁相环PLL)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环工作的过程中,当输出信号的频率与输入信号的频率

bigint6904的专栏 4434

深入理解锁相环技术:第3版详尽指南

本文还有配套的精品资源,点击获取 简介:《锁相环技术(第3版)》是Floyd M. Garder所著,涵盖PLL及其变种DPLL的核心概念、工作原理和应用。本书详细介绍了锁相环在频率合成、相位同步和信号处理中的应用,包括鉴相器、低通滤波器和VCO在内的基本结构。同时,介绍了PLL和DPLL的设计、分析、优化,并讨论了在无线通信、卫星导航等领域的应用实例,为读者提供理论知识与...

weixin_35755640的博客 1792

锁相环的作用

锁相环一直在被提起,在我心中一直都是一个词,没有概念,现在FPGA内必须要学会用到,在此做下记录。 1 为什么要用锁相环? 对于现在的数字控制系统,对于外部信号的解析都是基于芯片内部的时钟的,系统内部的时钟有其独自的频率和相位。而外部输入的信号,同样具有其自有的频率和相位。假...

cppstdy的专栏 1万+

PLL锁相环的基本结构及工作原理转载只是为了查阅方便,若侵权立删)

PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,有相应的器件VCO,实现转成高频,但并不稳定,故利用锁相环路就可以实现稳定且高频的时脉冲讯号。   ...

冷血痞子的博客 1万+

PLL锁相环基本原理介绍

** PLL锁相环基本原理介绍 ** 本人最近在学习有关反馈控制知识时,在网上寻找关于锁相环的相关知识时,发现关于其基本原理的知识讲解较少,故本人结合学习心得,整理了如下相关知识供需要的同学一起学习和探讨,转载请注明出处。 常用的反馈控制电路有以下几种: (1)APC自动相位控制电路,锁相环电路 (2)AGC自动增益电路 (3)AFC自动频率控制电路 本模块重点介绍自动相位控制电路,也即PLL锁相环电路 一、什么是锁相环 锁相环是一个相位误差的控制系统,通过比较参考信号和输出信号之间的相位,产生相位误差来调

Delete10的博客 2万+

什么是锁相环?读懂它的基本组成和工作原理

1.锁相环的基本组成 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路,简称锁相环(PLL)锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环工作的过程中,当输出信号的频率与输入信号的频率...

qq_36171263的博客 5万+

PLL详解

https://www.cnblogs.com/MAQI/p/7831156.html PLL   时钟是时序逻辑的灵魂。   在实际应用中,时钟信号在频率或者相位上通常并不满足直接使用的需求,而内部时序逻辑又只能对时钟信号进行整数倍的分频,并且不能保证产生新时钟信号的相位稳定性,所以需要用到时钟管理单元对时钟和时序进行管理。   时钟管理单元可以对时钟信号进行高精度的倍频、分频和相...

weixin_34080571的博客 8439

FPGA的PLL锁相环

PLL实际上是一负反馈系统,其作用是使得电路上的时钟和某一外部时钟的相位同步 pll锁相环有三部分组成: 鉴相器PD、环路滤波器LF和压控振荡器VCO 原理: 利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 PD,的作用是检测输入信号和输出信号的相位差 LF,将转换后的电压进行滤波形成控制电压. 倍频: 基准。N倍谐波。锁相。 外接晶振时钟是...

weixin_30894583的博客 367

锁相环倍频工作原理个人粗略理解

         以s3c2440 clock & power management为例,2440一般可以使用外部晶振或者外部时钟作为时钟源,通过OM[3:2]来配置。外部晶振一般选用12MHZ,而2440如果工作在这个频率显然大材小用,2440正常工作频率可达400MHZ,显然从12MHZ到400MHZ需要倍频,2440通...

qq_43418840的博客 1731

PLL/DLL概念

PLL/DLL概念 PLL是英文Phase Lock Loop的缩写,中文名称为“锁相环”。说到频率信号的产生我们知道有很多种方法,其中在固定形状和大小的石英晶体上加电压就可以产生一个非常稳定的频率信号,因此常常用于高精度仪器上作为基准频率使用,早期电脑主板上的外频...

aezympxj84131的博客 587

锁相环知识相关

1.什么是锁相环 锁相环电路是使一个特殊系统跟踪另外一个系统,更确切的说是一种输出信 号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中 的一个基本的而且是非常重要的模块。 2.锁相环的基本理论 2.1 锁相环工作原理 锁相环作为一个系统,主要包含三个基本模块:鉴相器(Phase Detector:PD)、低通滤波器(LowPass Filter:LPF),亦即环路滤波器...

LCDZhao的艺术世界 3万+

锁相环PLL --原理浅析

1.什么是锁相环 锁相环电路是使一个特殊系统跟踪另外一个系统,更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。 2.锁相环的基本理论 2.1 锁相环工作原理 锁相环作为一个系统,主要包含三个基本模块:鉴相器(Phase Detector:PD)、低通滤波器(LowPass Filter:LPF),亦即环路滤波器(L00P Filter:LF),和压控振荡器(Voltage Controlled Oscillator:VCO)

weixin_46151516的博客 3万+

一文读懂锁相环基本原理

锁相环电路是使一个特殊系统跟踪另外一个系统,更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。

嵌入式基地 1万+

Altera PLL失锁的原因

锁相环PLL)失锁的原因可能有很多。以下是PLL失锁的一些常见原因。如果这些原因的解释不能解决你的问题,可以在Altera的在线技术支持系统MySupport中提交服务请求。

DADADAFENG的博客 3655

基础知识~ 锁相环 PLL、同步时钟 、同步电路/异步电路、FPGA、IC、关键路径

锁相环 PLL ( Phase Locked Loop) PLL 的英文全称是 Phase Locked Loop,即锁相环,是一种反馈控制电路。锁相环作为一种反馈控制电路,其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。 什么叫 FPGA FPGA

qq_40549426的博客 7147
上一篇: 晶振相关
下一篇: SDRAM相关
zhang810413
博客等级 码龄19年 55粉丝 21原创
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值