AXI4（AXI-full）总线详细介绍

1.1 什么是AXI

   总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。协议是传输数据的规则。

1.1.1 zynq的三种AXI总线

  在数字电路中只能传输二进制数0和1，因此需要一组信号才能高速的传输信息，这一组信号就成了接口。AXI（Advanced eXtensible Interface）是一种总协议。AXI4包含3种类型的接口（或者说ZYNQ的三种AXI总线）。
  （1）AXI4：（For high-performance memory-mapped requirements），主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。
  （2）AXI4-Lite：（For simple, low-throughput memory-mapped communication），是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。适用于吞吐量较小的地址映射通信总线。
  （3）AXI4-Stream：（For high-speed streaming data.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。
  需要注意的是，AXI4：面向地址映射的接口，在单地址传输的情况下最大允许256个时钟周期的数据突发长度；AXI4-Lite：一个轻量级的地址映射单次传输接口，占用较少的资源；AXI4-Stream：去掉了地址传输的功能，允许无限制的数据突发传输，无需考虑地址映射。
  在这里我们首先解释一下存储映射（Meamory Map）这一概念。如果一个协议是存储映射的，那么主机所发出的会话（无论读或写）就会标明一个地址。这个地址对应于系统存储空间中的一个地址，表明是针对该存储空间的读写操作。
  AXI4 协议支持突发传输，主要用于处理器访问存储器等需要指定地址的高速数据传输场景。AXI-Lite为外设提供单个数据传输，主要用于访问一些低速外设中的寄存器。而 AXI-Stream 接口则像 FIFO 一样，数据传输时不需要地址，在主从设备之间直接连续读写数据，主要用于如视频、高速 AD、PCIe、DMA 接口等需要高速数据传输的场合。

1.1.2 AXI的三种接口

总共有9个接口：
  （1）AXI-GP接口（4个）：是通用的AXI接口，包括两个32位主设备接口和两个32位从设备接口，用该接口可以访问PS中的片内外设。这个对应AXI-lite总线使用。这接口我用的挺多，传输速度也不快，用于PS与PL少慢数据通信。
  （2）AXI-HP接口（4个）：是高性能/带宽的标准的接口，PL模块作为主设备连接。主要用于PL访问PS上的存储器（DDR和On-Chip RAM）。PS都作为从设备，对应AXI-full总线。因为这个高速传输接口，PS太慢了，要顺着PL走。
  （3）AXI-ACP接口（1个）：是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。这个直接通往ARM内部，不经过DDR，所以速度是最快的。

1.1.3 AXI协议

  协议的制定是要建立在总线构成之上的。因此说AXI4，AXI4-Lite，AXI4-Stream都是AXI4协议。AXI总线协议的两