74ls160/74ls161中文资料介绍

74LS160组成n进制计数器》数电实验报告 P T DDDDQQ。 阅读详情

原文:http://www.dzdlt.com/components/2010082728887.html

74LS160 芯片同步十进制计数器(直接清零)
 ·用于快速计数的内部超前进位
 ·用于n 位级联的进位输出
 ·同步可编程序
 ·有置数控制线
 ·二极管箝位输入
 ·直接清零
 ·同步计数
 本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度(十进制),可将B输入同QA 输出连接,
输入计数脉冲可加到输入A上,此时输出就如相应的功能表上所要求的那样。LS90可以获得对称的十分频计数,办法是将QD 输出接到A输入端,并把输入计数脉冲加到B输入端,在QA输出端处产生对称的十分频方波。

74LS161同步四位二进制计数器(直接清零)
74LS162同步十进制计数器(同步清零)
74LS163同步四位二进制计数器(同步清零)

 ·用于快速计数的内部超前进位
 ·用于n 位级联的进位输出
 ·同步可编程序
 ·有置数控制线
 ·二极管箝位输入
 ·直接清零
 ·同步计数
 原理:这种同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成,内部有超前进位,具有计数、置数、禁止、直接(异步)清零等功能。对所有触发器同时加上时钟,使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步(脉冲时钟)计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的,即输出可预置到任何电平。当预置是同步时,在置数输入上将建立一低电平,禁止计数,并在下一个时钟之后不管使能输入是何电平,输出都与建立数据一致。清除是异步的(直接清零),不管时钟输入、置数输入、使能输入为何电平,清除输入端的低电平把所有四个触发器的输出直接置为低电平。有了
超前进位电路后,无须另加门,即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入(ENP 和ENT)计数时必须是高电平,且输入ENT必须正反馈,以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲,其宽度近似等于QA 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP 和ENT 输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入(使能ENP、ENT 或清零)纵使发生变化,直到时钟发生为止,都没有什么影响。计数器的功能(不管使能、不使能、置数或计数)完全由稳态建立时间和保持时间所要求的条件来决定。

引脚功能表:

PEParallel Enable (Active LOW) Input并行启用(低电平)输入
P0–P3Parallel Inputs并行输入
CEPCount Enable Parallel Input 计数启用并行输入
CETCount Enable Trickle Input计数启用涓流输入
CPClOCk (Active HIGH Going Edge) Input时钟输入
MRMaster Reset (Active LOW) Input主复位(低电平)输入
SRSynchronous Reset (Active LOW) Input同步复位(低电平)输入
Q0– Q3Parallel Outputs (Note b)并行输出(注b )
TCTerminal Count Output (Note b)终端计数输出(注b )

选择开关方式真值表:

*SRPECETCEP 工作模式
LXXXRESET (Clear)清零
HLXXLOAD (Pn  Qn)置数
HHHHCOUNT (Increment)计数
HHLXNO CHANGE (Hold)保持(不变)
HHXLNO CHANGE (Hold)保持(不变)
 

 图2 74LS160/74LS161/74LS162/74LS163 引脚图

 

图2 74LS160/74LS161/74LS162/74LS163 逻辑图

        图3 74LS160/74LS161/74LS162/74LS163  状态图

Count Enable = CEP • CET • PE
TC for LS160A & LS162A = CET • Q0 • Q1 • Q2 • Q3
TC for LS161A & LS163A = CET • Q0 • Q1 • Q2 • Q3
Preset = PE • CP + (rising clock edge)
Reset = MR (LS160A & LS161A)
Reset = SR • CP + (rising clock edge)
(LS162A & LS163A)

交流波形图:

     图1 时钟到输出延迟计数             图2 主复位输出延迟,主复位
              时钟频率,脉冲宽度                 脉冲宽度,和主复位恢复时间

                        

Recommended Operating Conditions建议操作条件:

Symbol 符号Parameter 参数-最小值典型最大值UNIT 单位
VCCSupply Voltage 电源电压54LS 4.5 5.0 5.5 V
74LS4.755.05.25
TAOperating Ambient Temperature Range 操作环境温度范围54LS –5525 125
74LS02570
IOHOutput Current — High 输出电流-高电平54,74--–0.4mA
IOLOutput Current — Low 输出电流-低电平54LS --4.0 mA
74LS--8.0

LS160A and LS161A直流特性工作温度范围(除非另有说明)
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

PE, CET  –0.8IOSShort Circuit Current短路电流(Note1)–20-–100mAVCC = 最大ICCPower Supply Current电源电流 Total, Output HIGH 总输出高电平电流--31mAVCC = 最大Total, Output LOW总输出低电平电流32

LS162A LS163A直流特性工作温度范围(除非另有说明)
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)  

Symbol 符号Parameter 参数Limits限制范围单位Test Conditions 测试条件
最小典型最大
VIHInput HIGH Voltage输入高电平电压2.0--VGuaranteed Input HIGH Voltage for All Inputs
VIL Input LOW Voltage输入低电平电压 54--0.7VGuaranteed Input LOW Voltage for All Inputs
74--0.8
VIKInput Clamp Diode Voltage钳位二极管输入电压-–0.65–1.5VVCC = 最小, IIN = –18 mA
VOHOutput HIGH Voltage输出高电平电压 542.53.5-VVCC = 最小, IOH = 最大, VIN = VIH CC OH IN IH or VIL per Truth Table真值表
742.73.5-
VOLOutput LOW Voltage 输出低电平电压54, 74-0.250.4VIOL=4.0mAVCC = VCC 最小, VIN = VIL or VIH VIN = VIL or VIH per Truth Table真值表
74-0.350.5IOL=8.0mA
IIHInput HIGH Current 输入高电平电流μAVCC = 最大, VIN = 2.7 V
Data, CEP, ClOCk--20
PE, CET, SR--40
Data, CEP, ClOCk --0.1 mAVCC = 最大, VIN = 7.0 V
PE, CET, SR--0.2
IILInput LOW Current Data输入低电平电流  -
CEP, ClOCk, PE, SR --–0.4mAVCC = 最大, VIN = 0.4 V
CET--–0.8
IOSShort Circuit Current(Note 1)短路电流–20--100mAVCC = 最大
ICCPower Supply Current电源电流  mAVCC = 最大
Total,Output HIGH 总输出高电平电流--31
Total,Output LOW 总输出低电平电流--32

 AC CHARACTERISTICS (TA = 25℃)交流特性

Symbol 符号Parameter 参数Limits限制范围UNIT 单位Test Conditions 测试条件
最小典型最大
fMaxMaximum Clock Frequency最大时钟频率2532-MHzVCC=5.0V CL=15pF
tPLH tPHLPropagation Delay传播延迟 ClOCk 到 TC-20 35 ns
1835
tPLH tPHLPropagation Delay传播延迟 ClOCk 到 Q-13 24 ns
1827
tPLH tPHLPropagation Delay传播延迟 CET 到 TC-9.0 14 ns
9.014
tPHLMR or SR to Q MR 或 SR 到 Q-2028ns

AC SETUP REQUIREMENTS 交流安装要求(TA = 25℃)

Symbol 符号Parameter 参数Limits限制范围UNIT 单位Test Conditions 测试条件
最小典型最大
tWCPClOCk Pulse Width Low低电平时钟脉冲宽度25--nsVCC = 5.0 V
tWMR 或 SR 脉冲宽度20--ns
tsSetup Time, other*设置时间20--ns
tsSetup Time 设置时间PE 或 SR25--ns
thHold Time, data保持时间,数据3--ns
thHold Time, other保持时间,其他0--ns
trecRecovery Time 恢复时间MR 到 CP15--ns

                       图4 74LS161应电路---LED矩阵电路



【Multisim仿真】利用计数器74LS161设计模10计数器和进行译码显示实验 既然两个实验都做完了那就一起写了放上来帮助有缘人=v=。还是先放最简单的实现模10计数器功能的仿真图。以上这个电路的缺点就是太简单了,不具有可调性,通过加开关可以对计数器功能进行控制。但是拿去做个实验已经够了。 阅读详情

相关推荐

74LS161构建多位计数器Multisim仿真实验

0、芯片和元器件对应的库 Components Database 74LS16074LS16174LS0074LS10、74LS20、74LS11、74LS04 TTL VCC、GROUND、CLOCK_VOLTAGE Sources DCD_HEX、DCE_HEX_BLUE Indicators XLA 逻辑分析仪 1、七进制计数器仿真 2、十二进制计数器仿真 3、十四位计数器仿真 4、100进制计数器 5、千进制计数器 工程文件已经上传至百度网盘,需要.

轩辕衍的博客 1万+

同步十进制计数器74LS160功能表多谐振荡器原理及应用

多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态,多谐振荡器也称为无稳态电路。具体地说,如果一开始多谐振荡器处于0状态,那么它在0状态停留一段时间后将自动转入1状态,在1状态停留一段时间后又将自动转入0状态,如此周而复始,输出矩形波。

2021-06-02 Multisim 14.0 74LS160异步21进制74LS161组成61进制160161的区别154显示193加减

160161的区别下图可以看到160只显示到9因为是十进制,161显示到F因为是二进制.。

浤济的专栏 3733

Multisim14.0仿真(三十四)两个74LS160芯片并联构成一个100基数计数器Multisim仿真设计

74LS160具有两个使能端ENP和ENT,高电平有效,具有一个清零端MR,低电平有效,在计数时需要接高电平。D0-D3是并行输入,Q0-Q3是输出端,而且具有进位端RCO。工作在计数模式时,ENP和ENT两个使能端接高电平,MR清零端接高电平使其无效,置数引脚LOAD接高电平,通过在CLK引脚输入脉冲信号来触发计数。74LS160是常用的数字逻辑IC,为十进制计数器,具有计数、置数、禁止清零等功能74LS160内部是由D触发器和逻辑门电路构成的。

corlin6688的博客 6913

74LS161器件

74LS161器件和计数器的设计

weixin_63942342的博客 6万+

74ls161芯片介绍和使用方法(不讲原理

74LS161是一个同步四位二进制计数器 引脚介绍 1脚:RD'为清零端,低电平有效。 2脚:CP为时钟脉冲输入端,上升沿有效。 3~6脚:A0~A3为输入(预置)端,可预置任意一个4位二进制数。 7,10脚:EP,ET为为计数控制端,两脚同时为高电平时芯片计数;任意一脚为低电平时计数器保持原数据。 9脚:LD'为并行(寄存器)启用控制端,低电平有效。 11~14脚:Q0~Q3为数据输出端。 15脚:为进位输出端(满16进一)...

m0_57233063的博客 21万+

74LS161介绍

74LS161 是一款常用的 TTL(晶体管 - 晶体管逻辑)集成电路,属于 4 位二进制同步计数器,下面将从基本信息、引脚功能工作模式、应用场景等方面详细介绍74LS161 一般采用 16 引脚双列直插式封装,各引脚功能如下:

2301_79285094的博客 1万+

74ls161中rco是什么_74ls16074ls161区别

74ls160介绍·用于快速计数的内部超前进位·用于n 位级联的进位输出·同步可编程序·有置数控制线·二极管箝位输入·直接清零·同步计数74ls160是十进制计数器,也就是说它只能记十个数从0000-1001(0-9)到9之后再来时钟就回到0,首先是clk,这是时钟。之后是rco,这是输出,MR是复位低电频有效(图上接线前面花圈的都是低电平有效)load是置数信号,当他为低电平时,在始终作用下读入...

weixin_39744384的博客 4672

基于74LS161实现的多功能数字钟

1、 利用74LS161芯片将各引脚正确连接实现计数功能,并将输出连接在DCD_HEX显像管上予以显示。 2、 利用两片74LS161芯片实现60进制和24进制并实现进位和进位后的清零功能。 图2 60进制的实现 图3  24进制的实现 3、 将分别用于显示时、分、秒的六个74LS161芯片依次连接(用与非门产生的进位信号与下一个芯片的时钟信号相连),将信号源频率调至1HZ就可以实现计时功...

weixin_46120852的博客 3万+

74LS161计数器+cd4046锁相环

使用74LS161计数器生成占空比50%与非50%的奇偶分频,cd4046锁相环,模拟开关完成倍频电路

weixin_52459277的博客 1万+

Multisim 14.0实战:用74LS16074LS161搭建61进制计数器(附完整电路图)

本文通过Multisim 14.0软件,详细演示了如何使用74LS16074LS161芯片搭建一个61进制计数器。文章从芯片选型、进制转换逻辑讲起,逐步指导电路设计、仿真环境搭建、级联连接与反馈控制,并提供了完整的电路图和实用的调试排查技巧,帮助读者掌握数字计数器设计的核心实践技能。

1041

时序逻辑电路实战:74LS16174LS160的计数器设计与应用解析

本文深入解析74LS16174LS160时序逻辑电路的设计与应用,涵盖反馈清零法和反馈置数法等实战技巧。通过详细案例和故障排查指南,帮助读者掌握计数器设计的关键技术,提升数字电路开发能力。

alice7model的博客 1131

基于一个74LS161的12进制计数器

通过上述两种方法,你可以将基于 74LS161 的计数器调整为 12 进制计数器。异步清零法实现简单,但会有短暂的多余状态;同步置数法没有多余状态,但电路连接相对复杂一些。你可以根据实际需求选择合适的方法。

2301_79285094的博客 4952

74ls161中rco是什么_芯片74ls160十进制计数器引脚图及功能_真值表_设计进制计数器方法...

芯片74ls160十进制计数器中文资料本文将为大家详细介绍芯片74ls160十进制计数器的中文资料信息,包括74ls160引脚图及功能、真值表、功能表、及设计24进制计数器等。希望能帮助大家更好认识74ls161芯片。芯片74ls160是十进制计数器,这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成,内部有超前进位,具有计数、置数、禁止、直接(异步)清零等功能。对所有触发器同时加上时钟...

weixin_30817835的博客 1万+

两片74161实现60进制_74LS161设计60进制计数器-数电课程设计

计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势,又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前,无论是TTL还是...

weixin_39822184的博客 3万+

使用Multisim软件利用74LS161芯片设计60秒计数器

一.74LS161芯片基本功能简介 74LS161芯片具有二进制加法计数功能外,还具有预置数,保持和异步置零等附加功能。 结合下图我们具体分析其引脚功能: 1、 1、(1)引脚是异步置零(复位)端。当~CLR=0时所有触发器同时被置零,而且置零操作不受其他输入端状态的影响。 2、(2)引脚是计数脉冲输入端,上升沿有效。 3、(3、4、5、6)是数据输入端。 4、(7、10)是工作状态控制端(使能端...

qq_44617864的博客 5万+

74LS16074LS194设计流水灯循环

74LS16074LS194设计流水灯循环

weixin_74062787的博客 9334
上一篇: 74ls192/74ls193中文资料介绍-引脚图-真值表-工作原理
下一篇: C++语言概述
心若天府
博客等级 码龄15年 37粉丝 49原创
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值