利用 IP 中的集成调试功能来调试 PCI Express 链接训练问题

赛灵思 PCI Express IP 随附以下集成调试功能。

• JTAG 调试器

• 启用     In-System IBERT

• 第三代模式解扰器

“JTAG 调试器 (JTAG Debugger)”可提供以下信息来帮助调试 PCI Express 链接训练问题：

• LTSSM 状态的图形化视图

• 基于     GUI 的接收器检测状态（对应已配置的每个通道）

• PHY RST 状态机的状态

  In-system IBERT 可提供 PCIe 链接眼图。“JTAG Debugger”和“In-system IBERT”功能结合在一起即可提供即时信息，用于判断链接训练问题的可能原因。在本篇博文中，我们将讲解如何使用这些功能。本篇博文基于赛灵思 VCU118 开发板随附的 UltraScale+ 器件。

“第三代模式解扰器 (Gen3 Mode Descrambler)”选项可提供发生扰码的 PIPE 数据的解码接口。它允许用户查看 PCIe 链接上的数据包。如需了解有关该功能以及数据包解码方法的详细信息，请参阅博文（链接如下）。

https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/Demystifying-PIPE-interface-packets-using-the-in-built/ba-p/980246