数字IC后端实战：OCC电路时钟树综合的5个关键技巧（附Synopsys工具配置）

最新推荐文章于 2026-03-13 00:08:02 发布
原创 最新推荐文章于 2026-03-13 00:08:02 发布 · 875 阅读 · 14

数字IC后端实战：OCC电路时钟树综合的5个关键技巧（附Synopsys工具配置）

在28nm及以下工艺节点的数字IC设计中，OCC（On-Chip Clocking）电路的时钟树综合一直是后端工程师面临的重大挑战。不同于常规功能时钟，OCC需要同时处理ATE低速测试时钟和高速捕获时钟的路径平衡问题。本文将揭示5个经过流片验证的关键技巧，并配合Synopsys工具链的实际操作演示。

1. OCC电路的特殊性分析

OCC电路的核心矛盾在于：shift模式下需要传递ATE的低速时钟（通常10-100MHz），而capture模式下则要支持芯片内部的高速时钟（可达GHz级）。这种双模式特性导致时钟树综合时面临三个独特问题：

  • 路径延迟差异：capture路径的skew要求通常比shift路径严格一个数量级
  • 负载不对称：OCC控制器的寄存器负载与功能路径寄存器负载存在显著差异
  • 时钟门控复杂性：OCC内部的多路选择器会引入额外的时钟门控延迟

典型OCC电路结构参数对比：

参数 Shift路径 Capture路径
目标skew (ps) 200 20
典型负载数 50-100 5-10
允许插入buffer数 ≤3 ≤8

提示：在28nm工艺下，OCC的capture路径skew超过30ps就可能引

标签
#数字IC #时钟树综合 #OCC电路 #Synopsys
最低0.47元/天 解锁文章
数字IC后端时钟树综合专题（OCC电路案例分享）
weixin_37584728的博客
05-01 5705
数字IC后端时钟树综合专题（OCC电路案例分享） 为了更好满足各位星友的需求以及吾爱 IC 社区知识星球的发展（目前知识星球已经有312 位星友），最近小编思考了很久，决定对星球上的内容形式做一些改变。除了问答外，还会定期做项目案例分享，专题分享，最后可能会整理成 pdf 的形式输出。所有的案例均来源于工作中特别典型的实际案例。为了鼓励大家多思考，多交流，有的时候可能分享出来的案例并不会立马附上答案。 与此同时，希望各位星友也参与到社区的内容建设上来，比如积极参与讨论话题，回答问题以及发表主题等。毕竟一个
数字IC后端时钟树综合实战：OCC电路优化与时钟树平衡策略
weixin_29306261的博客
03-13 286
本文深入探讨了数字IC后端设计中时钟树综合的关键挑战，重点分析了OCC电路时钟树优化的必要性。通过实战案例，详细阐述了如何通过手动干预、时钟分组与分段长树等策略，避免工具自动平衡导致的时序违例和资源浪费，从而有效实现时钟树平衡并提升设计质量。
从数字后端角度谈谈occ电路（一）
芯冰乐
09-12 535
摘要：本文介绍了芯片测试中OCC（On-Chip Clock Control）电路的设计与应用。随着工艺进步，芯片制造面临Stuck-at、Bridging和Delay等故障类型，需要不同时钟频率进行测试。OCC电路通过Clock Selection、Clock Chopping Control和Clock Gating三个模块，实现ATE时钟与PLL时钟的切换控制，支持慢速时钟检测Stuck-at故障和快速时钟检测Delay故障。文章详细解析了OCC电路结构及各模块功能，包括同步单元、移位寄存器等关键组件
景芯SoC A72的时钟树分析
u011075954的专栏
06-13 1823
innovus的ctslog中的Clock DAG信息可以报出来CTS主要运行步骤的关键信息，比如clustering，balancing做完后的clock tree的长度，clock tree上所用的buffer、inverter，icg cell数量，clock skew等信息。可以看到cell、sink的counts，也可以看到BUF、ICG的数量，接下来我们来看看景芯SoC A72 TOP的CLOCK ID和BUF个数的变化吧。先看下景芯SoC A72项目的cts latency变化过程。
【信息科学与工程学】计算机科学与自动化——第一百八十九篇 计算机硬件 系列一 微处理器01
weixin_49199313的博客
07-02 1004
在金融行业CDN流推送场景中，结合WebRTC over SD-RTN与SD-WAN Branch方案，需兼顾​​要求。
CRG设计之时钟
weixin_50518899的博客
01-29 6208
片上时钟控制器(On-chip Clock Controllers ，OCC)，也称为扫描时钟控制器(Scan Clock Controllers，SCC)。OCC 是插在SoC上的逻辑电路。用来做DFT测试，基本原理是在 scan shift 模式下， 选通慢速的ATE 时钟，load 或 unload 扫描链；在 capture 模式下，对 free-running PLL clock 过滤筛选出 lauch 和 capture clock 进行at-speed 测试。
数字IC设计中OCC后面接CBC的目的（一）
lfx112146的博客
08-07 807
OCC输出的时钟信号可能需要驱动大量寄存器（尤其是全局时钟域），单个驱动单元无法满足高扇出（High Fanout）需求。CBC通过多级缓冲器（Buffer）逐步放大时钟信号，确保边沿斜率（Slew）和驱动能力满足末端寄存器的要求。OCC负责时钟模式切换（测试/功能）、门控使能等逻辑控制，但其输出时钟的驱动能力有限，通常仅能驱动局部逻辑。CBC通过对称的缓冲器链结构，平衡时钟路径延迟，减少偏斜。：长时钟走线易受串扰（Crosstalk）和噪声影响，导致时钟抖动（Jitter）。
IC入门必备！数字IC中后端设计实现全流程解析（1.3万字长文）
热门推荐
weixin_37584728的博客
12-30 2万+
数字IC后端设计实现全流程解析
数字IC设计中OCC后面接CBC的目的（二）
lfx112146的博客
08-07 958
在数字IC设计中，OCC（On-Chip Clock Controller）后接一串CBC（Clock Buffer Chain）生成不同的时钟，主要通过时钟树综合（CTS）中的分级驱动与逻辑控制实现。多时钟域需求： 芯片中不同模块可能需要不同频率、相位或占空比的时钟（如CPU核心、外设、存储接口等）。功耗优化： 动态关闭或降频非活跃模块的时钟。测试模式支持： 扫描测试需要独立于功能时钟的测试时钟。OCC作为时钟控制核心，首先通过多路复用器（MUX）选择时钟源（如PLL输出、外部晶振、测试时钟等），并
数字IC后端实现项目案例分享（文末附赠书等活动）
weixin_37584728的博客
05-01 3017
数字IC后端实现项目案例分享（文末附赠书等活动） 首先我们来看下上周分享的时钟结构案例。如果做时钟树综合时不做特殊处理，clk chain 这个 moudle 下 reg 会和其他的 reg 做 balance，导致 clk chain 中 reg 的 clock tree latency 特别长。我们知道，clock tree 被垫的太长会有很多问题，比如 hold violation，route short，leakage 等问题。 针对上述问题，如果 design 已经进行 timing signo
数字IC后端实现中guide buffer的应用案例（另附赠书活动）
weixin_37584728的博客
05-01 2182
数字IC后端实现中guide buffer的应用案例（另附赠书活动） 国庆节小编开展了一个赠书活动，共有四位同学获奖。其中采用第三方抽奖工具抽出的两位朋友，一位没有联系小编，还有一位没有按照规则转发任何一篇文章。因此抽奖环节本应该送出的两本书（2019 年 Innovus workshop 培训教材）未能送出。 中奖名单： Amursana dd Samplus Charles 下图为中奖用户发朋友圈的截图界面，整本书看起来是特别厚的（官方其实是分两本来装订的）。建议这本 workshop 要配合小编提供
社区数字IC后端终极课程即将上线
weixin_37584728的博客
12-26 5773
社区数字IC后端终极课程即将上线 为了让大家能够更系统地学习实践数字 IC 后端领域的各种技能, 积累更多实战经验，小编今年花费了很大力气将咱们这个岗位的所有核心技能进行了一个盘点和细化，并据此开发了对应的课程或训练营。 说实话整套课程体系覆盖了数字 IC 后端工程师需要掌握的 96% 的核心技能 。 九大课程介绍 1）ARM Cortex-A7 数字后端实现 该课程为目前社区训练营项目，共有两个 PR flow，分别是 ICC2 和 Innovus。该项目从 Netlist 开始一直到 GDSII out
数字IC后端设计实现问答（附新年千元现金红包大奖）
weixin_37584728的博客
04-30 2051
数字IC后端设计实现问答（附新年千元现金红包大奖） 农历新年就快到了，为了感谢各位粉丝朋友的支持和陪伴，吾爱 IC 社区将在农历三十当天发出千元现金红包大奖。本着公平公正的原则，小编今天抽空发布下活动细则。当然之前承诺各位新年的时候会搞一个知识星球门票的优惠活动，也会如期开展（老会员续费和新会员入会门票）。关于活动的细节，将会在文末做一个介绍。 如果仅仅是发布新年福利活动细则，未免显得太水了，不太像小编的风格。那么，今天小编将分享数字 IC 后端实现中几个经典问题。这些问题大都来源于知识星球上的问题主题。
盘点数字IC后端实现中clock skew大的各种场景
weixin_37584728的博客
04-28 4993
盘点数字IC后端实现中clock skew大的各种场景 转载至：https://mp.weixin.qq.com/s/vR6S-lgsWyESsk1kTvCVng 在分享今天的技术主题之前，告诉大家一个好消息。年底了，很多小伙伴们又开始着手换工作了，因此，应各位邀请小编准备开始尝试IC 前后端招聘相关的业务服务。简单来说就是，各位如果想换个更好的工作，可以私信（微信号：ic-backend2018)，小编会帮你出谋划策，避坑，做好职业规划甚至提供技术指导。最重要的是这项服务还是免费的，对的，你没有看错，完全
数字IC后端设计实现之时钟树综合答疑篇
weixin_37584728的博客
05-07 6087
数字IC后端设计实现之时钟树综合答疑篇 时钟树综合（clock tree synthesis）一直是很多数字 IC 后端工程师的难点也痛点。因为很多工程师向小编反映过这个问题。从我个人的理解时钟树综合的确这是一个难点，可以说是时钟树综合是数字后端实现中最难的一个工作。如果你可以搞定一个无论多复杂的时钟结构的 CLOCK Tree，那么数字后端对你来说，就是小菜一碟，我相信没有你搞不定的问题了。今天吾爱 IC 社区小编将为大家分享一个网友提问的关于时钟树综合的问题。 网友问题描述原文： 如图，在 cts 之后
MATLAB科学机器学习与物理信息神经网络PINN综合案例库源码+文档说明及全部资料.zip
最新发布
08-30
MATLAB科学机器学习与物理信息神经网络PINN综合案例库源码+文档说明及全部资料.zip 包含多个关于科学机器学习（SciML）和物理引导机器学习的MATLAB示例。SciML结合了人工智能方法和领域特定知识以加速科学和工程发现。文章详细介绍了SciML的几种方法，包括物理引导神经网络（PINNs）、神经常微分方程（Neural ODEs）、神经算子（Neural Operators）和图神经网络（GNNs）。此外，还提供了一些示例和资源以帮助用户入门。 关键点 该仓库展示了科学机器学习（SciML）和物理引导机器学习的MATLAB示例。 SciML结合了AI方法和领域特定知识以加速科学和工程发现。 物理引导神经网络（PINNs）通过在神经网络训练的损失函数中结合微分方程来解决微分方程。 神经常微分方程（Neural ODEs）在神经网络中作为一层引入，用于解决常微分方程。 神经算子用于学习函数空间之间的映射，通常用于PDE问题。 图神经网络（GNNs）被设计用于操作图数据，适用于热传导等问题。
C#源码SqlSugar-master
08-30
C#源码SqlSugar-master
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值