优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信

最新推荐文章于 2026-07-14 13:42:53 发布
原创 最新推荐文章于 2026-07-14 13:42:53 发布 · 8k 阅读 · 77
收录于
开源FPGA和它的工具们

当前文章被收录于：

开源FPGA和它的工具们
17 篇文章 58 人学习
订阅专栏 查看详情
本文介绍了开源项目RIFFA，一个用于通过PCI Express总线在主机CPU和FPGA间传输数据的框架。RIFFA支持Windows和Linux，以及Altera和Xilinx的FPGA，提供了C/C++、Python、MATLAB和Java的绑定。项目简化了PCIe的硬件和软件接口，便于软件和硬件工程师使用，实现了高带宽的DMA传输。此外，还提到了Alex Forencich的PCIe相关项目作为对比。

想深耕嵌入式？这个专辑值得收藏

MCU、FPGA、工控、传感器一站式学习，实战项目直接抄

一键订阅

dc3561b1152927710265df30de7a38a8.png

优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信

今天开始会陆续介绍一些优秀的开源项目，项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说，这些项目都有一定的参考价值。

这里再介绍一下开源协议的区别，方便大家在阅读使用这些开源项目时尊重规则。

9b01194060c46dd8964fa19948de15f0.png

详情查看：https://suisuisi.blog.csdn.net/article/details/120660472

RIFFA项目

RIFFA（FPGA 加速器的可重用集成框架）是一个简单的框架，用于通过 PCI Express 总线将数据从主机 CPU 传送到 FPGA。该框架需要支持 PCIe 的工作站和带有 PCIe 连接

想深耕嵌入式？这个专辑值得收藏

MCU、FPGA、工控、传感器一站式学习，实战项目直接抄

一键订阅
标签
#java #linux #编程语言 #python #大数据
了解本专栏 订阅专栏 解锁全文 超级会员免费看
Verilog-PCIe开源IP核：从协议原理到FPGA集成的实战指南
weixin_30254435的博客
08-14 343
PCI Express（PCIe）是一种广泛应用于高速数据传输和板卡互联的串行总线标准，其分层架构包括物理层、数据链路层和事务层，通过差分信号和包交换机制实现高效通信。在FPGA和ASIC设计中，PCIe IP核是实现与CPU高速通信的关键技术组件，能够显著提升系统集成度和数据传输带宽。对于开发者而言，深入理解PCIe协议栈的硬件实现细节至关重要，尤其是在进行高速串行通信设计或需要降低项目成本时。Verilog-PCIe作为一个开源硬件库，提供了可综合的Verilog代码实现，支持事务层和数据链路层的核心逻
优秀的 Verilog/FPGA开源项目介绍（十七）- AXI
OpenFPGA的博客
01-24 7664
优秀的 Verilog/FPGA开源项目介绍（十七）- AXI官网❝https://developer.arm.com/architectures/system-architectures...
pci控制器源码(verilog版本)！
02-03
lattice公司提供的verilog源码，很好用。
优秀的 Verilog/FPGA开源项目介绍（十九）- 浮点运算器（FPU）
OpenFPGA的博客
03-07 4655
优秀的 Verilog/FPGA开源项目介绍（十九）- 浮点运算器（FPU）介绍浮点运算器（英文：floating point unit，简称FPU）是计算机系统的一部分，它是专门用来进行...
PCI-Arbiter Verilog
04-05
这是个不错的8通道总线仲裁器，verilog，1,2通道固定为最高优先级，其余通道轮换，每16个时钟周期切换总线GNT
Verilog开源项目——百兆以太网交换机（四）令牌桶管理单元设计
sz_woshishazi的博客
12-07 2143
千兆以太网交换机开源项目-Atom支持了多种形式的QoS特性，其中发送端口的限速是Tx Path上尤为重要的功能，Atom将使用令牌桶的管理方式，对所有流出的报文，进行限速管理，并将该令牌桶管理单元命名为TKM（Token Manager）。 TKM将实现单速单桶、双速双桶可配置形式，并能统计普通流量、突发流量、瞬时峰值流量，提供给上层更多的管理指导。
优秀的 Verilog/FPGA开源项目介绍（十二）- 玩FPGA不乏味
HackEle的博客
01-22 4596
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材优秀的 Verilog/FPGA开源项目介绍（十二）- 玩FPGA不乏味Hello，大家好，之前给大家分享了大约一百多个关于FPGA的开源项目，涉及PCIe、网络、RISC-V、视频编码等等，这次给大家带来的是不枯燥的娱乐项目，主要偏向老的游戏内核使用FPGA进行硬解，涉及的内核数不胜数，主要目标是高的可实现性及复现性。因为是娱乐项...
PCI Verilog IP 设计
Hello-FPGA
11-09 822
图 5‑1 PCI Core接口与参数列表(在VIVADO中的形式)接口主要分成2个部分：l PCI target接口；l Wishbone master接口；参数说明：l Bars “1BARMEM"/"1BARIO"，支持memory 模式和IO模式，推荐使用默认memory模式；l Wb endian: wishbone总线使用大端还是小端模式，推荐使用默认小端模式；l Wb size: wishbone bus size，推荐使用默认32；
Xilinx FPGA PCIE接口调试
qq_42259349的博客
09-28 3977
2.现在VC707的FMC接口引出PCIE管脚，对应的时钟约束管脚找了官方的各种手册都没有找到，后来在open systhesized design的版图中，能找到管脚对应的refclk_ibuf的编号;源语一次即可，这里的X1Y5是固定到了AB7、AB8管脚，如下图所示，AB7、AB8下方就是refclk，用鼠标放置在该buf上，就会显示其编号为X1Y5;关于在linxu环境下Xilinx FPGA PCIE的接口调试从中遇到了几个问题，第一个就是时钟接口的选择，还有一个就是上位机如何识别XDMA；
基于FPGA的PCIE设计
zhou8400的专栏
02-20 8029
是PCIe链路训练的开端。：PCIe总线层次结构的最高层,该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务， PCIe总线使用的这些总线事务在TLP头中定义。例如X86的架构中包含DDR控制器和FSB to PCIe的桥， 而ZynqSoc芯片架构中包含AXI to PCIe的桥和DDR控制器，PowerPc只包含一个PCIe总线控制器。这里需要注意的是，root port对于endpoint的访问只能访问bar空间，而endpoint对root port的读写操作可以访问整个内存。
优秀的 Verilog/FPGA开源项目介绍（三十九）- NVMe
OpenFPGA的博客
09-18 2619
NVMENVM Express ( NVMe ) 或 Non-Volatile Memory Host Controller Interface Specification( NVMHCIS ) 是一种开放式逻辑设备接口规范，用于访问通过PCI Express总线连接的计算机非易失性存储介质。NVM 的缩写代表非易失性存储器，通常是 NAND 闪存，具有多种物理外形，包括固态驱动器(SSD)、PC...
优秀的 Verilog/FPGA开源项目介绍（十四）- 使用FPGA实现LeNet-5 深度神经网络模型...
OpenFPGA的博客
01-05 5074
优秀的 Verilog/FPGA开源项目介绍（十四）- 使用FPGA实现LeNet-5 深度神经网络模型简介LeNet-5：是Yann LeCun在1998年设计的用于手写数字识别的卷积神...
FPGA的PCIE通讯项目
ltqdxl的博客
10-14 1269
基于FPGA的PCIE设计（1） 基于FPGA的PCIE设计（2） 优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信 视频课程：《Xilinx FPGA进阶教学之PCIE接口开发》
PCIe通信---RIFFA
oldmoney
12-31 601
优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信—RIFFA（FPGA 加速器的可重用集成框架）是一个简单的框架，用于通过 PCI Express 总线将数据从主机 CPU 传送到 FPGA。
FPGA工程师成长指南：从Verilog到项目实战
最新发布
dianyin7770的博客
07-14 427
FPGA（现场可编程门阵列）作为可重构计算的核心器件，通过硬件描述语言（如Verilog/VHDL）实现定制化电路设计。其核心原理在于将软件逻辑转化为硬件并行架构，关键技术包括时序约束、跨时钟域处理和资源优化。在5G通信和AI加速等场景中，FPGA凭借低延迟、高能效的特性展现独特价值。工程师需掌握从RTL设计到时序收敛的全流程，其中Verilog的非阻塞赋值与组合逻辑规避是关键基础。实际开发中，开发板调试和SystemVerilog断言验证是确保功能正确的必要手段，而Tcl脚本自动化则能显著提升综合效率。
想学习高速ADC/DAC/SDR项目这个项目你不得不理解
OpenFPGA的博客
02-21 1503
优秀的 Verilog/FPGA开源项目介绍（十八）- ADI官方项目官网❝https://wiki.analog.com/resources/fpga/github❝https://gi...
当你成为 FPGA 工程师，是什么感受？
02-04 1161
摘要：FPGA开发是一项软硬件深度耦合的系统工程，涉及逻辑设计、接口协议、时序约束等关键任务。FPGA工程师需具备数字电路基础、接口协议知识及Verilog/VHDL编程能力，工作内容包括逻辑架构设计、仿真验证和系统调试。该岗位薪资中上，平均月薪约18k，发展路径清晰。FPGA在高速通信、AI等领域需求稳定，但入行门槛高，需真实项目经验积累。建议通过成熟平台实践学习，掌握完整项目经验以提升竞争力。FPGA行业技术积累深厚，经验价值长期有效。
Verilog常用可综合IP模块库-新增
OpenFPGA的博客
04-06 1127
优秀的 Verilog/FPGA开源项目介绍（二十）- Verilog常用可综合IP模块库-新增想拥有自己的Verilog IP库吗？设计时一个快捷键就能集成到自己的设计，酷炫的设计你也可以拥有！每个公司应该都会维护属于自己公司风格的IP库，作为个人学习或者持续使用的方式，这种方法很有用。今天肯定不是分享我司的IP库，而是一个开源库，每个人都可以使用、维护或者修改，当然作...
基于FPGA的8B/10B编码：高速通信背后的秘密
m0_46644103的博客
05-08 64
8B/10B是“以空间换可靠性”的经典之作。它通过的巧妙设计，将看似随机的8bit数据变成高度结构化的10bit流，既解决了物理层所有痛点，又为上层协议提供了可靠的传输基础。理解它，对掌握现代高速SerDes（如PCIe、USB、以太网PHY）至关重要。1. 核心指标对比表（一目了然）特性8B/10BPAM4（结合块编码）编码开销0%（但调制本身改变符号速率）带宽利用率80%96.875%98.44%DC 平衡极佳（RD 控制，长期 1:0≈50%）依赖加扰（scrambling），非严格。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值