Vivado生成Bitstream失败的解决方法

Vivado:Generate Bitstream比特流写入失败解决方法 1、问题描述 进行 Synthesis 和 Implementation 过程均没有问题,但是执行 Generate Bitstream 时显示失败。 出现问题时的引脚约束文件如下: 问题总结:逻辑引脚的标准值未经用户明确指定。 [DRC NSTD-1] Unspecified I/O Standard: 3 out of 3 logical ports use I/O standard (I... 阅读详情

跟着实验指导书,难得的又遇到问题了,在最后生成Bitstream的时候出错了,无法生成Bitstream。

报错信息如下

[DRC NSTD-1] Unspecified I/O Standard: 4 out of 134 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use this command: set_property SEVERITY {Warning} [get_drc_checks NSTD-1].  NOTE: When using the Vivado Runs infrastructure (e.g. launch_runs Tcl command), add this command to a .tcl file and add that file as a pre-hook for write_bitstream step for the implementation run. Problem ports: LEDs_out_0[3:0].

[DRC UCIO-1] Unconstrained Logical Port: 4 out of 134 logical ports have no user assigned specific location constraint (LOC). ... Problem ports: LEDs_out_0[3:0].

在我绝望的时候在网上搜到了解决方法,问题还是出在了XDC文件上

我是直接复制的实验指导书中的XDC文件中的内容,但是在生成ked_controller这个ip核的port的时候,生成的port的名字和实验中的并不一样。

xdc文件内容如下:

set_property PACKAGE_PIN M14            [get_ports {LEDs_out[0]}]

set_property IOSTANDARD LVCMOS33         [get_ports {LEDs_out[0]}]

set_property PACKAGE_PIN M15             [get_ports {LEDs_out[1]}]

set_property IOSTANDARD LVCMOS33         [get_ports {LEDs_out[1]}]

set_property PACKAGE_PIN G14             [get_ports {LEDs_out[2]}]

set_property IOSTANDARD LVCMOS33         [get_ports {LEDs_out[2]}]

set_property PACKAGE_PIN D18             [get_ports {LEDs_out[3]}]

set_property IOSTANDARD LVCMOS33         [get_ports {LEDs_out[3]}]

注意下我的DRC报错信息就会发现一个重要的信息

Problem ports: LEDs_out_0[3:0]

这报错的port似乎有点不对劲,和约束文件中声明的port不一样,这也是为什么报错说LEDsout0这个port unspecified的原因,因为你XDC中声明的是LEDs_out啊。

解决方法很简单,把这个port的名字改了就好,更改方法如图。

 

 

END -

 

 

 

vivado编译出错:[DRC NSTD-1] Unspecified 1/0 Standard: 185 out of 202 logical ports use l/0 standard... 不过请注意,这样做可能会隐藏潜在的硬件问题,因此只应在你确信忽略这些端口的I/O标准是安全的情况下使用。为解决这个问题,你需要为所有未指定I/O标准的逻辑端口指定一个具体的I/O标准。I/O标准定义了端口的电压水平和特性,需要和你的FPGA芯片及外围设备兼容。指出在你的Vivado设计中有大量逻辑端口没有指定具体的I/O标准(:在你的XDC约束文件中,对每个未指定I/O标准的逻辑端口使用。:查阅你的FPGA和外围硬件的文档,了解所需的I/O标准。:确保所有列出的端口都已经设置了相应的I/O标准值。 阅读详情

相关推荐

Vivado:unspecified I/O standard: 1 out of 3 logical ports use I/O standard value “DEFAULT“

Zynq由PS + PL组成,也就是arm + FPGA。Mio属于PS,也就是ARM 管脚。无法给FPGA管脚分配arm管脚号,板子上的两个复位引脚都连接到PS端的。如果需要使用FPGA引脚复位,可以在外部IO板上连接一个额外的按钮。

Rayz233 3040

20201009_ 无法生成比特流文件.docx

vivado 无法生成比特流文件原因

Vivado 2018.3 SPI Flash烧写FPGA Verilog代码全流程与典型问题解析

本文详细解析了Vivado 2018.3环境下SPI Flash烧写FPGA Verilog代码的全流程,包括环境配置、MCS文件生成、硬件连接及实际烧写操作。重点针对烧写固化过程中的典型问题提供了解决方案,帮助开发者高效完成FPGA固件烧录,提升项目开发效率。

game4的博客 210

【FPGA】Generate Bitstream失败Write Bitstream ERROR

Write Bitstream [Common 17-69] Command failed: This design contains one or more cells for which bitstream generation is not permitted: mb_preset_i/axi_ethernet_0/inst/mac/inst/bd_b764_mac_0_core () If a new IP Core license was added, in order for the new l

wenchuan0910的博客 1万+

使用vivado进行逻辑开发时,进行到Generate Bitstream时报错

使用vivado进行逻辑开发时,进行到Generate Bitstream时报错,如下:   [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 4 out of 142 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of

菜头 3万+

Vivado中约束文件没有绑定全部的管脚,导致无法生成比特流文件

原因1:此种情况发生在对一个工程进行全编译后生成bitstream时,如果没有给工程添加IO约束,那么整个工程生成bitstream就没有任何意义,所以生成bitstream的时候就会报该错误并生成失败。原因2:这是因为当有管脚不需要的时候,在xdc文件中加入这几行就可以生成比特流。

weixin_64176250的博客 2886

(17)vivado2019.1不能生成bit文件解决方法(学无止境)

1 遇到问题 使用vivado2019.1软件,生成bit文件时报错;提示如下: [DRC UCIO-1] Unconstrained Logical Port: 2 out of 29 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility with the board power or connectivity af

m0_46498597的博客 4083

Vivado 大报告太吃 Token?RepoKey Pro 让 AI 自动跑流程、读短结果

RepoKey Pro 面向希望 AI 承担完整 Vivado 工作流的 FPGA 工程师,在 Starter 工程地图基础上增加快速仿真、综合/实现、timing/utilization 摘要、本地证据和历史对比。真实工程验证中,Pro 完成冷启动报告流程、xsim快速仿真和 BD/IP 工程 bitstream 全流程,并将十几万字符报告压缩为几千字符摘要。

yt15751004322的博客 335

260.vivado固化程序报 common 17-48错误

weixin_47881377的博客 154

ZYNQ-7000开发实战:从零生成BOOT.bin到QSPI Flash固化的完整流程(Vivado 2020.1版)

本文详细介绍了在Vivado 2020.1环境下,为ZYNQ-7000平台生成BOOT.bin启动镜像并固化到QSPI Flash的完整实战流程。内容涵盖从硬件平台配置、FSBL生成、启动镜像制作到最终烧录验证的全链路步骤,并提供了常见问题的排坑指南,帮助开发者实现可靠的上电自启动。

Apple的专栏 412

Vivado 2018.3 SPI Flash烧写配置与FPGA Verilog代码固化实战解析

本文详细解析了Vivado 2018.3中SPI Flash烧写固化的完整流程,包括手动添加Flash型号、生成MCS文件、处理大容量比特流以及烧写验证。重点解决了位宽匹配、型号添加等常见问题,并提供FPGA Verilog代码固化的实用方案,确保工业应用中FPGA上电自动加载的可靠性。

f0g1h2的博客 582

FPGA新手第一步:基于快马AI的Vivado安装避坑与验证指南

现在我的Vivado环境已经稳定运行半年多了,期间通过快马平台还学到了很多优化技巧。作为一个刚接触FPGA开发的小白,我完全理解大家在安装Vivado时的手足无措。记得我第一次安装时,光是下载安装包就折腾了半天,更别提后面遇到的各种报错。简单来说,Vivado就像是我们和FPGA芯片对话的"翻译官"。,它能直接生成详细的安装指南和自动检查脚本,帮我少走了很多弯路。没有Vivado,就像想用电脑却没有操作系统一样,再好的FPGA开发板也发挥不了作用。

AgatePanther34的博客 59

ZYNQ程序固化操作手册

ZYNQ程序固化操作手册 去发现同类优质开源项目:https://gitcode.com/ 简介 本仓库提供了一份非常详细的ZYNQ程序固化操作手册,旨在帮助用户了解和掌握ZYNQ程序固化的全过程。无论您是初学者还是有一定经验的用户,这份手册都将为您提供详尽的操作指南。 资源文件 文件名: ZYNQ程序固化操作手册.pdf 描述: 该手册详细介绍了ZYNQ程序固化的步骤、注意事项以及常见问题的解...

gitblog_06645的博客 350

避开这些坑!ZC706上配置AD9361(FMCOMMS5) SPI与SDK工程时常见的编译错误与解决方案

本文详细解析了在ZC706开发板上配置AD9361(FMCOMMS5) SPI与SDK工程时常见的编译错误及解决方案。从环境路径配置、宏定义冲突到BOOT.BIN生成陷阱,提供实战经验与调试技巧,帮助开发者高效解决AD9361与ZC706硬件协同工作中的典型问题,特别针对SPI通信稳定性等深层次问题给出有效对策。

weixin_33749131的博客 224

Vivado与Vitis协同开发:从Bitstream生成到QSPI固化的全流程解析

本文详细解析了Vivado与Vitis协同开发的全流程,从Bitstream生成到QSPI固化的关键步骤。通过硬件平台配置、FSBL生成、应用程序开发及QSPI烧写等实战技巧,帮助开发者高效完成Zynq SoC开发,特别强调了XSA文件作为工具链衔接的核心作用。

weixin_29233857的博客 434

vivado生成bitstream流时发生错误

问题端口:coarseOrFine[7:0], coarse_content_bytes[31:0], fine_content_bytes[31:0], result_byte_data[7:0], spec_resultData[15:0], Start_next_trig, byte_data_ready, byte_data_valid, clk, eop, resultData_tready, resultData_tvalid, result_tx_dir, sop,和tx_done。

ime2224的专栏 3099

Vivado报错[Common 17-69]?手把手教你搞定IP核授权过期与bitstream生成失败

本文详细解析Vivado报错[Common 17-69]的解决方案,重点解决IP核授权过期与bitstream生成失败问题。通过License状态验证、IP核重置流程和工程重建步骤,帮助FPGA工程师快速恢复项目进度,并提供防御性开发实践建议。

weixin_30376509的博客 460

Vivado DRC NSTD-1/UCIO-1报错别慌:手把手教你用Tcl脚本绕过bitstream生成失败

本文详细解析Vivado中DRC NSTD-1/UCIO-1报错的成因及应急解决方案,重点介绍如何通过Tcl脚本临时绕过bitstream生成失败问题。针对未指定I/O标准和未约束逻辑端口的常见错误,提供可立即实施的脚本范例和配置方法,适用于FPGA开发调试阶段。

红太阳照大地 529
上一篇: zybo初体验
下一篇: 对Xil_Out32未定义的引用
greedyhao
博客等级 码龄10年 301粉丝 75原创
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值