14、MOS逻辑电路与CMOS逻辑电路解析

MOS逻辑电路与CMOS逻辑电路解析

1. MOS逻辑电路

1.1 扇出计算

在MOS逻辑电路中，扇出计算是一个重要的环节。最大扇出是满足特定条件的最大整数。通过给定的公式和参数，可以计算出扇出值。例如，已知相关参数计算得出最大扇出 (N = 11)。

1.2 NOR电路

• 电路结构 ：MOS NOR门通过将下拉晶体管并联实现。以三输入的情况为例，当一个或多个下拉晶体管施加代表逻辑1的电压时，输出将变低；否则，输出将变高。
• 电气特性 ：如果晶体管设计与反相器电路中的相同，最坏情况下的电气特性与反相器近似，可使用相同的方程进行手工分析。最坏情况指只有一个下拉晶体管导通的情况，多个下拉晶体管同时导通会改善 (V_{OL}) 和 (t_{PHL})。不过，NOR电路的输出节点存在额外的电容负载，通常在输入数量（扇入）与扇出相当的情况下才需要考虑。

1.3 NAND电路

• 电路结构 ：MOS NAND门通过将下拉晶体管串联实现。当所有输入都施加逻辑1电压时，所有下拉晶体管在线性区域工作，输出变低；否则，输出变高。
• 晶体管宽度缩放 ：对于M路NAND门，为了获得与参考反相器相当的电气特性，需要将下拉晶体管的宽度按大约M倍缩放。这是因为下拉晶体管是串联导通的。
• 扇入限制 ：MOS NAND电路的扇入存在实际限制，主要有两个因素