原始电路图1(都不下拉)

s1下拉

S2下拉(与s1下拉同理)

S1,S2同时下拉

总结:
电路优势,始终保持了比较器的输入都处于15mv以上的差值(保证了比较器的可靠输出)。
在都不下拉的情况下,虽然此时的比较器输入压差小于15mv,但此时不需要考虑比较器输出。
特此记录
anlog
2026年7月31日
想深耕嵌入式?这个专辑值得收藏
MCU、FPGA、工控、传感器一站式学习,实战项目直接抄
原始电路图1(都不下拉)

s1下拉

S2下拉(与s1下拉同理)

S1,S2同时下拉

总结:
电路优势,始终保持了比较器的输入都处于15mv以上的差值(保证了比较器的可靠输出)。
在都不下拉的情况下,虽然此时的比较器输入压差小于15mv,但此时不需要考虑比较器输出。
特此记录
anlog
2026年7月31日
想深耕嵌入式?这个专辑值得收藏
MCU、FPGA、工控、传感器一站式学习,实战项目直接抄
6007
6535
2488
472
24万+

被折叠的 条评论
为什么被折叠?
&spm=1001.2101.3001.5002&articleId=163354823&d=1&t=3&u=41fb7b28d4d14b94a91848267fca3481)