基于AHB_Bus_Matrix与AHB2APB Bridge 的多主多从 架构设计

首先我们要对优先级进行配置，在seq中利用rgm的write函数将优先级作为值写入寄存器，在scb中利用rgm的get函数拿到优先级的值。然后根据寄存器AHB_PLx的个数适配对应的prios[]数组，取另一个空队列mid，开始轮询比较，循环prios数组的大小，如果mid队列为空，那么就将prios[0]存入mid队列，也就是说mid中暂时只有一个值。如果mid队列的大小不为0，就代表当前有存放优先级对应值，那么从索引值1开始，进行逐个比较，要确定访问总线的条件即。

基于AXI总线的SoC架构，越来越成为高性能SoC系统架构的发展方向。这篇论文根据AXI总线的特点， 设计几种不同架构的AXI bus matrix ，包括有多通道、共享通道与混合通道的AXI bus matrix，然后总结了其特点及应用场合。搭建了AXI bus matrix验证平台，可自动**统计带宽、延时、访问时间**等总线性能指标。

比如，DMA把片内RAM的数据搬运到APB的外设，如串行口。如果单一总线，那么Core和DMA控制器就需要先仲裁总线控制权，然后才能访问对应的外设，此时单一总线的带宽不一定够。当然，如果用到了多个Slave，可能会有少量的性能损失，切换总线节点可能需要比直接仲裁更多的时间；如果只用了一个Slave，比如Core，DMA，LCD都是只访问外部总线的SDRAM，实质上就是多主单从结构，效率或许会下降。ARM的BUSMatrix就是多主（Core，DMA等），多从（内部RAM，APB，外部总线等）的交联和仲裁。

prioity：优先级高的获得grant，相同优先级的可能出现一个master获得grant后，在传输数据的中途被其他相同优先级的master打断weighted token arbitration：和不同的priority配合使用，避免出现高优先级的req一直占用总线导致低优先级的一直处于starved状态。

在嵌入式系统与SoC设计中，片上总线协议是连接处理器、内存与外设的通信骨架，其设计与选型直接影响系统性能、功耗与复杂度。从基本原理看，总线协议定义了主从设备间的地址、数据与控制信号的交互规则，通过握手、流水线等机制实现可靠的数据传输。其技术价值在于为异构IP核提供了标准化的集成接口，大幅提升了设计复用性与系统可扩展性。典型应用场景包括微控制器互联、外设寄存器配置、DMA数据传输以及高性能处理器与存储子系统连接。本文聚焦于ARM AMBA总线家族中最基础且应用最广的APB4与AHB-Lite 1.0协议，深入

在嵌入式系统与微控制器开发中，片上总线是连接CPU、内存与外设的核心数据通路，其设计与性能直接影响系统效率与稳定性。AMBA总线协议作为行业标准，定义了AHB高性能总线与APB外设总线的分层架构，前者负责高速核心单元通信，后者连接低速外设，通过总线矩阵实现并行访问以提升吞吐量。理解总线时钟树配置与内存映射机制，是进行外设驱动开发与性能优化的基础。在工程实践中，结合DMA传输技术可大幅减轻CPU负载，实现高效数据搬运，但需注意总线冲突与缓存一致性问题。本文以STM32系列为例，剖析其AHB/APB总线矩阵与D

Crossbar是一种交换结构，它由多个输入端口、多个输出端口和一个开关矩阵组成。在Crossbar中，数据传输是双向的。当一个设备需要向另一个设备发送数据时，它首先会将数据发送到输入端口，然后通过开关矩阵将数据路由到目标设备的输出端口。同时，目标设备也会通过相同的路径将数据发送回源设备。因此，Crossbar可以同时进行多个数据传输操作。总的来说，Crossbar是一种非常灵活和高效的交换结构，它可以实现不同设备之间的任意连接和高速数据传输，从而大大提高了整个计算机系统的性能和效率。

例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。

来自：http://www.cnblogs.com/lyuyangly/p/4853833.htmlAdvanced Microcontroller Bus Architecture, 即AMBA，是ARM公司提出的总线规范，被很多SoC设计所采用，常用的实现有AHB（Advanced High-Performance Bus）和APB（Advanced Peripheral Bus）。AHB用于...

文章目录项目SPEC相关协议测试点分解设计测试用例 项目SPEC 相关协议 中文协议可以看：AHB5协议和APB4协议 ARM英文原版协议：ARM官方文档网址 测试点分解 ❔分解角度：SPEC文档、AHB协议、APB协议 序号 测试项目 预期结果 1 APB协议（APB2 APB3 APB4）中的信号 2 APB clock频率 <= AHB clock 的频率，频率范围 3 AHB的不同BURST类型数据的读写访问 BURST类型和数据位宽的各种排列组合，包括： 8

（1个字节），而数据总线是以4字节为位宽进行数据传输的，所以虽然我们在传输haddr时只传了首地址，但是总线上各个字节都对应着依次递增的地址，又因为只有四个字节，所以排列顺序就只需要看各个地址的低两位就能确定该地址的数据在哪一个位置。理解了这个后，接下来我难以理解的点是为什么hsize=hword时，数据一会是高2个字节有效，一会是低2个字节有效？2、当传输的类型是hword时，说明数据的有效长度是2字节，当haddr的低两位为00，那么选低位的两个字节，当haddr的低两位为10，那么选高位的两个字节。

当多个AHB master与多个AHB slave进行通信时，就可以使用一个基于AHB协议的bus matrix实现互联。例如根据之前的描述，一主多从系统需要decoder对Master的HADDR进行解码以对不同的Slave进行片选，同时Slave读取的数据也需要MUX根据片选结果返回给Master。此处 bus matrix设计就将decoder与MUX合并为decoder，并为每一个Master配一个decoder。对于每一个Slave来说，同一时间可能有多个Master对其进行访问，因此需要arbi

此状态下下一拍就会进入setup状态（实际代码中这里写的是：如果pclken为1的话进入setup状态，但是需要注意的是，实际上pclken的逻辑是只要他不是idle状态他就为1，个人觉得加这个逻辑有点冗余。（2）当apb-slave返回的ready信号为1+pslverr为0的时候表示这次传输成功，再此基础上加上pclken+配置参数配置读数据需要寄存一拍时进入wait2状态；idle状态，wait1状态，setup状态，enable状态，wait2状态，error1状态，error2状态。...

两分钟介绍项目

ahb2apb bridge验证项目很多人都觉得很简单，看看视频就会了。但是没有真正去敲过代码，还是会有很多不清楚的地方，以下我会对这个项目比较重要的点进行归纳，也会对一些面试可能会问到的问题做一个总结，以及面试的一些技巧，仅供参考。

DUT 功能列表

对于不需要高工作频率的系统，可以将RECISTER_RDATA参数写为0，以减少APB访问的延迟。默认情况下,将RECISTER RDATA参数设置为1。AHB频率快，APB频率慢，从AHB到APB频率是下降的，即sync-down==同步，但是频率不一致（有下降）----------------------------------------------------验证环境框图、设计测试用例。------------AHB to APB同步下降桥 AHB to APB sync-down bridge。